(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



A CORDE DINITION DE COME NEW TOWN TOWN THE FOR COME AND CORDER HOLD THE CORD AND CONTRACT WITH THE

(43) 国際公開日 2004 年10 月21 日 (21.10.2004)

PCT

(10) 国際公開番号 WO 2004/091108 A1

(51) 国際特許分類7:

H04B 1/38, H04L 27/00, 7/00

(21) 国際出願番号:

PCT/JP2004/004618

(22) 国際出願日:

2004年3月31日(31.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-098295 2003 年4 月1 日 (01.04.2003) JI


- (71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目 7番 1号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 大賀 敬之 (OGA, Toshiyuki) [JP/JP]; 〒1088001 東京都港区芝五丁目 7番 1号 日本電気株式会社内 Tokyo (JP).

- (74) 代理人: 工藤 実 (KUDOH, Minoru); 〒1400013 東京 都品川区南大井六丁目24番10号 カドヤビル6階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC,

/続葉有/

(54) Title: INFORMATION PROCESSING TERMINAL SYSTEM AND TRANSMISSION/RECEPTION METHOD USING THE SAME

(54) 発明の名称: 情報処理端末システム及びそれを用いた送受信方法



(57) Abstract: An information processing terminal system includes an information processing terminal (6) and a transmission/reception device (5). The transmission/reception device (5) is mounted on the information processing terminal (6). The transmission/reception device (5) demodulates a reception modulation wave signal from a network, converts the demodulated reception modulation wave signal into a reception analog base band signal, and converts the converted reception analog base band signal into a reception digital base band signal by synchronizing with clock. The information processing terminal (6) converts the converted reception digital base band signal into reception data by synchronizing with clock and converts transmission data into a transmission digital base band signal by synchronizing with clock. The transmission/reception device (5) converts the converted transmission digital base band signal into a transmission analog base band signal by synchronizing with clock, converts the converted transmission analog base band signal into a transmission modulation wave signal, and transmits the converted transmission modulation wave signal to the network.

VO 2004/091108 A

NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG). 添付公開書類:

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

一 国際調査報告書

(57) 要約:

情報処理端末システムは、情報処理端末(6)及び送受信装置(5)を具備し、情報処理端末(6)に送受信装置(5)が装着される。送受信装置(5)は、ネットワークからの受信変調波信号を復調し、復調された受信変調波信号を受信アナログベースバンド信号をクロックに同期して受信デジタルベースバンド信号をクロックに同期して受信デジタルベースバンド信号をクロックに同期して受信データに変換し、送信データをクロックに同期して受信デジタルベースバンド信号をクロックに同期して送信デジタルベースバンド信号をクロックに同期して送信デジタルバースバンド信号をクロックに同期して送信アナログベースバンド信号をクロックに同期して送信アナログベースバンド信号をクロックに同期して送信アナログベースバンド信号をクロックに同期して送信アナログベースバンド信号をと言変調波信号に変換し、変換された送信変調波信号をネットワークに送出する。

明細書

情報処理端末システム及びそれを用いた送受信方法

技術分野

5 本発明は、送受信装置である通信装置と情報処理端末とを複合した情報処理端末システムとその送受信方法に関する。

背景技術

情報処理端末を用いたネットワークへの接続が盛んに行われている。 10 これに伴い、近年では、無線を用いてネットワークへ接続する通信方式 が開発されている。

上記の通信方式として、特に、無線を用いてネットワークへ接続する通信装置は、マイクロプロセッサーが内蔵された情報処理端末との親和性がよく、情報処理端末の一部として組み込まれる場合が多い。したがって、無線インターフェースに要求される条件として、一般の通信装置に要求される条件に加え、情報処理端末に求められる条件を満たす必要がある。具体的には、小型であること、低消費電力であること、発熱が小さいことである。一方、伝送容量の更なる大容量化が求められている。

15

第1従来例の情報処理端末システムとして特開2002-64399 20 号公報に「ソフトウェア無線装置」が記載されている。この第1従来例 の情報処理端末システムは、信号処理部(CPU: Central P rocessing Unit)、アンテナ制御部、RF/IF部、D/ A変換器、A/D変換器を具備する。

この例では、信号処理部(CPU)は、専ら通信機能ブロックを制御 25 する目的で設けられており、情報処理端末の本来の使用目的とされる一 般的な情報処理(例えば表計算や文書作成など通信以外の処理)を行う 目的で情報処理端末システムに搭載されている訳ではない。このため、

第1従来例の情報処理端末システムでは、信号処理部(CPU)がアンテナ制御部、RF/IF部、D/A変換器、A/D変換器等と専用の信号線で密に接続されており、それらを容易に取り外せる構造になっていない。

5 しかし、ネットワークに接続しないときには通信装置の機能は使用しないのであるから、情報処理端末システムを情報処理端末として利用するときの携帯性を損ねないためには、オプションとして通信装置を容易に着脱できる構造であることが望ましい。

図1は、第2従来例の情報処理端末システムとしてマイクロ波帯直交 10 振幅変調波を用いる情報処理端末システムの構成を示す。第2従来例の 情報処理端末システムは、ネットワークに接続されたアンテナ51と、 マイクロ波送受信部17と、マイクロプロセッサー信号処理部18とを 具備する。アンテナ51とマイクロ波送受信部17とは、送受信装置(通 信装置)である。マイクロプロセッサー信号処理部18は、情報処理端 15 末である。

マイクロ波送受信部17は、受信時に、アンテナ51を介して受信した、変調波である受信高周波信号 {受信RF(Radio Freguency)信号}を復調し受信データに変換してマイクロプロセッサー信号処理部18に出力する。マイクロ波送受信部17は、送信時に、マ20 イクロプロセッサー信号処理部18からの送信データを、変調波である送信高周波信号(送信RF信号)に変換してアンテナ51を介して送信する。

このマイクロ波送受信部17は、高周波処理部21、変復調処理部89を備えている。

2

25 高周波処理部 2 1 は、受信時に、アンテナ 5 1 を介して受信した受信 RF信号を復調し受信中間周波信号 { 受信 I F (I n t e r m e d i a t e F r e q u e n c y) 信号 } に変換して変復調処理部 8 9 に出力

する。高周波処理部21は、送信時に、変復調処理部89からの送信I F信号を送信RF信号に変換してアンテナ51を介して送信する。

変復調処理部89は、受信時に、高周波処理部21からの受信IF信号を受信データに変換してマイクロプロセッサー信号処理部18に出力する。変復調処理部89は、送信時に、マイクロプロセッサー信号処理部18からの送信データを送信IF信号に変換して高周波処理部21に出力する。

高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器 (LNA)53、帯域通過フィルター(BPF)54、56、60、62、周波数変換器 (CONV)55、61、局部発振器 (OSC)57、58、電力増幅器 (PA)59を備えている。

10

デュープレクサー(DUP)52は、受信信号帯域通過フィルター(図示しない)、送信信号帯域通過フィルター(図示しない)を備えている。 局部発振器(OSC)57、58は、局部発振信号を生成する。

変復調処理部89は、復調器(DEM)70、変調器(MOD)23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル(A/D)変換器24-1、24-2、デジタル/アナログ(D/A)変換器25-1、25-2、クロック発生器(CLOCK GEN)27、復号器(DEC)71、符号器(ENC)72、マイクロ20 波送受信部インターフェース(I/F)73を備えている。

復調器(DEM)70は、搬送波再生回路(図示しない)、受信シンボルクロック再生回路(図示しない)を備えている。

マイクロ波送受信部インターフェース73は、受信データバッファ回路(図示しない)、送信データバッファ回路(図示しない)、識別情報処理回路(図示しない)、タイミング調整回路(図示しない)、を備えている。マイクロプロセッサー信号処理部18は、クロック発生器(CLOC

K GEN) 30、マイクロプロセッサー信号処理部インターフェース

(I/F) 7 4、CPUであるマイクロプロセッサー信号処理回路 7 5 を備えている。

クロック発生器 3 0 は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース 7 4、マイクロプロセッサー信号処理回路(CPU) 7 5 に出力し、マイクロプロセッサー信号処理部インターフェース 7 4 は、この基準クロックに同期したバスクロック信号をマイクロ波送受信部インターフェース 7 3 に出力する。

5

10

マイクロプロセッサー信号処理部インターフェース 7 4 は、受信データバッファ回路(図示しない)、送信データバッファ回路(図示しない)、 タイミング調整回路(図示しない)を備えている。

マイクロプロセッサー信号処理回路(CPU)75は、マイクロプロセッサー(図示しない)、メモリ(図示しない)、入出力装置(図示しない)等を含み、そのメモリには、複数のプログラム(図示しない)が記憶されている。

15 マイクロプロセッサー信号処理回路(CPU)75は、メモリに記憶された複数のプログラムのうちの一般プログラム(例えば表計算プログラムや文書作成プログラム)(図示しない)により、一般的な情報処理(通信機能以外の処理)を行う。第2従来例の情報処理端末システムは、マイクロ波送受信部17を着脱できる構造である。一般的な情報処理を行20 う場合、マイクロ波送受信部17の機能が使用されない。このため、ユーザは、マイクロ波送受信部17とマイクロプロセッサー信号処理部18とを分離して、マイクロプロセッサー信号処理部18の機能のみで第2従来例の情報処理端末システムを情報処理端末として使用できる。

次に、第2従来例の情報処理端末システムが信号を受信したときの動 25 作を説明する。

デュープレクサー(DUP)52の受信信号帯域通過フィルターには、 受信RF信号の周波数帯域が設定されている。その受信信号帯域通過フ

ィルターは、アンテナ51により受信された受信RF信号のみを抽出し、低雑音増幅器(LNA)53に出力する。直交振幅変調信号(QAM変調信号)の場合、受信RF信号は、シンボル周波数(受信シンボル周波数)を有する受信アナログベースバンド信号(受信アナログBB信号)を同相搬送波と同相搬送波から90°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。

低雑音増幅器(LNA)53は、デュープレクサー(DUP)52からの受信RF信号を、復調器(DEM)70が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター(BPF)54を介して周波数変換器(CONV)55に出力する。低雑音増幅器(LNA)53からの受信RF信号は、帯域通過フィルター(BPF)54に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。

10

周波数変換器(CONV)55は、不要の周波数成分が除去された受信RF信号を、局部発振器(OSC)57により生成された局部発振信 号を混合し受信中間周波信号(受信IF信号)に変換して、帯域通過フィルター(BPF)56を介して変復調処理部89に出力する。周波数変換器(CONV)55からの受信IF信号は、帯域通過フィルター(BPF)56に設定された搬送波周波数帯域が選択される。

復調器 (DEM) 70は、帯域通過フィルター (BPF) 56からの20 受信 I F信号を受信アナログベースバンド信号(受信アナログ BB信号) に変換する。QAM変調信号の場合、復調器 (DEM) 70は、受信 I F信号の搬送波を再生し同期検波を行う。すなわち、復調器 (DEM) 70の搬送波再生回路は、受信 I F信号から同相搬送波と直交搬送波とを生成(再生) する。復調器 (DEM) 70は、QAM変調波 (同相搬25 送波と直交搬送波) に同期検波を行うことによって受信アナログ BB信号としてアナログ同相成分信号 (アナログ I 信号)、アナログ直交成分信号 (アナログQ信号) に変換してA/D変換器 24-1、24-2に出

力する。

5

復調器 (DEM) 70の受信シンボルクロック再生回路は、この受信 I F信号に重畳されて、受信シンボル周波数のn倍 (nは整数)の周波数を有する受信シンボルクロックを生成 (再生) して、A/D変換器 24-1、24-2、復号器 (DEC) 71、マイクロ波送受信部インターフェース 73に出力する。

A/D変換器24-1、24-2は、受信シンボルクロックに同期したサンプリング周波数で復調器(DEM)70からのアナログI信号、アナログQ信号をサンプリングし、サンプリング時のアナログI信号、

10 アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタルI信号)、デジタル直交成分信号(デジタルQ信号)を受信デジタルベースバンド信号(受信デジタルBB信号)として生成(変換) して復号器(DEC) 7 1 に出力する。

復号器(DEC) 71は、受信シンボルクロックに同期して、受信デ 15 ジタルBB信号であるデジタルI信号、デジタルQ信号に誤り訂正、復 号化の処理を施し、マイクロ波送受信部インターフェース73に出力す る。

マイクロ波送受信部インターフェース73の識別情報処理回路は、復号器(DEC)71からの受信デジタルBB信号を入力し、それに無線20 区間での信号識別用情報の除去処理(識別情報除去処理)を施した受信データを生成して、その受信データバッファ回路に蓄える。マイクロ波送受信部インターフェース73の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理部18に出力するタイミング25 を調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース73は、マイクロプロセッサー信号処理部18からのバスクロックに同期して、その受信データをマイクロプロセッサー信号処理部18

に出力する。

15

25

マイクロプロセッサー信号処理部18のマイクロプロセッサー信号処理部インターフェース74は、クロック発生器30からの基準クロックに同期して、マイクロ波送受信部17(マイクロ波送受信部インターフェース73)からの受信データを、その受信データバッファ回路に蓄える。マイクロプロセッサー信号処理部インターフェース74の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理回路(CPU)75に出力するタイミングを調整するタイミング調整処10 理を行う。マイクロプロセッサー信号処理部インターフェース74は、クロック発生器30からの基準クロックに同期して、その受信データをマイクロプロセッサー信号処理回路(CPU)75に出力する。

マイクロプロセッサー信号処理回路(CPU)75は、メモリに記憶された複数のプログラムのうちの応用プログラム(例えば電子メール処理プログラムなど)(図示しない)を実行する。

マイクロプロセッサー信号処理回路(CPU) 7 5 は、その応用プログラム(例えば電子メール処理プログラムなど)により、クロック発生器 3 0 からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース 7 4 からの受信データを処理する。

20 次に、第2従来例の情報処理端末システムが信号を送信するときの動作を説明する。

マイクロプロセッサー信号処理回路(CPU)75は、応用プログラムによって生成された送信データを、クロック発生器30からの基準クロックに同期してマイクロプロセッサー信号処理部インターフェース74に出力する。

マイクロプロセッサー信号処理部インターフェース74は、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号

処理回路(CPU)75からの送信データを、その送信データバッファ 回路に蓄える。マイクロプロセッサー信号処理部インターフェース74の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データをマイクロ波送受信部17(マイクロ波送受信部インターフェース73)に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース74は、クロック発生器30からの基準クロックに同期して、その送信データをマイクロ波送受信部インターフェース73に出力する。

5

10 クロック発生器27は、送信シンボル周波数を有する送信シンボルクロックを生成してD/A変換器25-1、25-2、符号器(ENC)72、マイクロ波送受信部インターフェース73に出力する。

マイクロ波送受信部インターフェース 7 3 は、マイクロプロセッサー信号処理部インターフェース 7 4 からのバスクロックに同期して、マイクロプロセッサー信号処理部 1 8 からの送信データを、その送信データバッファ回路に蓄える。マイクロ波送受信部インターフェース 7 3 の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データを符号器 (ENC) 7 2 に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信20 部インターフェース 7 3 の識別情報処理回路は、クロック発生器 2 7 からの送信シンボルクロックに同期して、送信データに無線区間での信号識別用情報の付加処理(識別情報付加処理)を施して符号器(ENC)7 2 に出力する。

符号器(ENC)72は、クロック発生器27からの送信シンボルク 25 ロックに同期して、マイクロ波送受信部インターフェース73からの送 信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、 送信デジタルベースバンド信号(送信デジタルBB信号)としてデジタ

ル I 信号、デジタル Q 信号を生成して D / A 変換器 2 5 - 1、 2 5 - 2 に出力する。

D/A変換器25-1、25-2は、クロック発生器27からの送信シンボルクロックに同期して、デジタルI信号、デジタルQ信号を送信アナログベースバンド信号(送信アナログBB信号)として、搬送波の振幅を示すアナログI信号、アナログQ信号に変換して変調器(MOD)23に出力する。

変調器(MOD) 2 3 は、送信アナログベースバンド信号(送信アナログBB信号)であるアナログI信号、アナログQ信号を同相搬送波と10 直交搬送波とで直交変調して送信中間周波信号(送信IF信号)を生成し、帯域通過フィルター(BPF) 6 2 を介して周波数変換器(CONV)6 1 に出力する。このとき、送信IF信号は、帯域通過フィルター(BPF) 6 2 に設定された搬送波周波数帯域に制限される。

周波数変換器(CONV)61は、帯域通過フィルター(BPF)6 2からの送信IF信号を、局部発振器(OSC)58により生成された 局部発振信号と混合して送信高周波信号(送信RF信号)に変換して、 帯域通過フィルター(BPF)60を介して電力増幅器(PA)59に 出力する。周波数変換器(CONV)61からの送信RF信号は、帯域 通過フィルター(BPF)60に設定された搬送波周波数帯域以外の不 20 要の周波数成分が除去される。

電力増幅器 (PA) 59は、送信RF信号を送信するために必要な電力まで送信電力を増幅し、その送信RF信号をデュープレクサー (DUP) 52に出力する。

デュープレクサー(DUP)52の送信信号帯域通過フィルターには、 25 送信RF信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器(PA)59からの送信RF信号のみを抽出し、アンテナ51を介してネットワークに送信する。

マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74間のデータの伝送は、クロック発生器30により生成された基準クロックに同期して行われる。この基準クロックは、復調器(DEM)70により生成される受信シンボルクロックと、クロック発生器27により生成される送信シンボルクロックとは非同期である。このデータ伝送方式の具体例として、Peripheral Components Interconnect bus(PCI bus)、Card busなどが挙げられる。

しかしながら、第2従来例の情報処理端末システムには、以下の問題 10 点がある。

第2従来例の情報処理端末システムでは、マイクロ波送受信部17に おける復号器(DEC)71、符号器(ENC)72、マイクロ波送受 信部インターフェース73の識別情報処理回路で、誤り訂正処理、符号・ 複合化処理、識別情報付加・除去処理等を行っている。このため、第2 従来例の情報処理端末システムでは、このような処理を行う回路をマイ クロ波送受信部17に内蔵する分、情報処理端末システムが大型化して しまう。

第2従来例の情報処理端末システムでは、タイミング調整処理に伴う 受信データバッファ回路、送信データバッファ回路、タイミング調整回 20 路が必要である。このため、第2従来例の情報処理端末システムでは、 タイミング調整処理を行う回路をマイクロ波送受信部17、マイクロプロセッサー信号処理部18(マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74)に内蔵する分、情報処理端末システムが大型化してしまう。

25 小型化を実現できる情報処理端末システムが望まれる。

15

第2従来例の情報処理端末システムでは、マイクロ波送受信部17に 復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部イ

ンターフェース 7 3 の識別情報処理回路を内蔵している。このため、第 2 従来例の情報処理端末システムでは、このような処理を行う回路によって電力を余計に消費してしまう。消費電力は、一般に信号処理クロック周波数(受信シンボルクロック、送信シンボルクロック)に比例する。したがって、信号容量の増加に伴ってマイクロプロセッサー信号処理回路(CPU) 7 5 の動作周波数を高くすると消費電力が増加する。

第2従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部17、マイクロプロセッサー信号処理部18(マイクロ波送受信部インターフェース73、マイクロプロセッサー10信号処理部インターフェース74)に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第2従来例の情報処理端末システムでは、タイミング調整処理を行う回路によって電力を余計に消費してしまう。

低消費電力を実現できる情報処理端末システムが望まれる。

- 第2従来例の情報処理端末システムでは、マイクロ波送受信部17に復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース73の識別情報処理回路を内蔵している。このため、第2従来例の情報処理端末システムでは、信号の送受信(入出力)に伴って発熱する発熱量が、このような処理を行う回路によって余計に増加する。信号容量の増加に伴ってマイクロプロセッサー信号処理回路(CPU)75の動作周波数を高くすると消費電力とともに発熱量が増加する。伝送容量の大容量化のために信号処理クロック周波数を高くすると復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース73の消費電力が増加し、発熱量が増加する要因になる。
- 25 第2従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部17、マイクロプロセッサー信号処理部1 8 (マイクロ波送受信部インターフェース73、マイクロプロセッサー

信号処理部インターフェース 7 4) に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第2 従来例の情報処理端末システムでは、信号の送受信(入出力) に伴って発熱する発熱量が、タイミング調整処理を行う回路によって余計に増加する。

低発熱化を実現できる情報処理端末システムが望まれる。

5

15

マイクロ波送受信部17がカード状のような形状の場合、マイクロ波送受信部17の発熱を放熱するための条件が通常より厳しく設定される。 したがって、マイクロ波送受信部17の発熱を充分放熱できる構造に製造するための製造コストが発生する。

第2従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部17、マイクロプロセッサー信号処理部18(マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74)に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第2従来例の情報処理端末システムでは、タイミング調整処理を行う回路を製造するための製造コストが余計にかかる。

低コスト化を実現できる情報処理端末システムが望まれる。

第2従来例の情報処理端末システムでは、タイミング調整処理により、 20 伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性 がある。この問題は、マイクロ波送受信部17(マイクロ波送受信部イ ンターフェース73)とマイクロプロセッサー信号処理部18(マイク ロプロセッサー信号処理部インターフェース74)とを接続する部分の 信号容量が増大するにつれて顕著になる。

25 スループットの低下を防止する情報処理端末システムが望まれる。

関連する技術として特開2001-44882号公報にソフトウェア 無線装置の技術が開示されている。このソフトウェア無線装置は、少な

くとも1本のアンテナと、アンテナ制御部と、無線信号処理部と、信号 処理部と、外部インタフェース部とを含んで成る。前記アンテナ制御部、 無線信号処理部、外部インタフェース部に、それぞれプロセッサを内蔵 せしめる。それと共に、上記各部と前記信号処理部を含む各部間に制御 情報を授受する信号インタフェースを設ける。ソフトウェア無線装置は、 上記各部が、自己の動作を、信号インタフェース上の制御情報に基づい て、内蔵するプロセッサを用いてソフトウェアによって制御するように 構成されたことを特徴とする。ただし、アンテナは、無線信号の送受信 を行う。アンテナ制御部は、該アンテナの送受信の切替や、アンテナの 指向性制御等を行う。無線信号処理部は、受信に際しては、上記アンテ 10 ナ制御部からの信号を受けてIF周波数、またはベースバンドへの周波 数変換、帯域制限、レベル調整A/D変換等の信号処理を行い、送信に 際しては、入力された信号に対して、D/A変換帯域制限等の信号処理 の後、RF周波数に周波数変換して、前記アンテナ制御部に信号を出力 する。信号処理部は、受信に際しては、前記無線信号処理部によりディ 15 ジタル化された受信信号を受けて復調信号処理し、送信に際しては、外 部インタフェース部を介して入力された信号に対して変調信号処理を行 い前記無線信号処理部に出力する機能を有し、それらの制御を内蔵する プロセッサにより行い、該プロセッサの動作に必要なソフトウェアの少 なくとも一部を入れ替えることが可能な構成を有する。外部インタフェ 20 ース部は、受信に際しては、該信号処理部で復調信号処理した信号を、 外部のインタフェースとの整合を採ったうえで出力し、送信に際しては、 外部機器とのインタフェースの整合を採ったうえで前記信号処理部に出 力する。

25 関連する技術として特開2000-92142号公報にデータ伝送方式の技術が開示されている。このデータ伝送方式は、送信する主データの変調出力の帯域外に、副データで変調をかけた所定の周波数変換情報

を付加して送信する送信部と、当該送信信号の受信出力から上記周波数変換情報を抽出し、当該周波数変換情報に基づき、受信側における周波数変換の基準となる信号を制御すると共に、上記副データを復号する受信部を有することを特徴とする。

5 関連する技術として特開2000-151553号公報に信号伝送装置の技術が開示されている。この信号伝送装置は、送信側においてIF信号を周波数変換して送信し、受信側において受信した信号を周波数変換してIF信号を得る。送信側に、パイロット信号を生成する手段と、パイロット信号をIF信号に付加する手段とを備える。受信側に、上記0パイロット信号を抽出する手段と、上記パイロット信号を周波数変換する手段とを備える。周波数変換して得られた上記パイロット信号をローカル信号として周波数変換してIF信号を得ることを特徴とする。

関連する技術として特開2002-64845号公報に無線基地局装置およびリソース情報照合方法の技術が開示されている。この無線基地局装置は、設定されたリソース情報によりハードウエアリソースの構成を任意に変更可能な通信処理手段と、この通信処理手段のハードウエアリソースに設定されたリソース情報とあらかじめ記録されたリソース管理情報とを一定の時間間隔で照合し、照合結果に従って前記通信手段の構成を変更する基地局制御手段とを具備することを特徴とする。

20

15

発明の開示

したがって、本発明の目的は、利用性が向上する情報処理端末システムを提供することにある。

本発明の他の目的は、小型化を実現できる情報処理端末システムを提 25 供することにある。

本発明の更に他の目的は、低消費電力を実現できる情報処理端末システムを提供することにある。

本発明の更に他の目的は、低発熱化を実現できる情報処理端末システムを提供することにある。

本発明の更に他の目的は、低コスト化を実現できる情報処理端末システムを提供することにある。

したがって、上記課題を解決するために本発明の情報処理端末システ

5 本発明の更に他の目的は、スループットの低下を防止する情報処理端 末システムを提供することにある。

ムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを 具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、 10 ベースバンド処理部とを備える。その送受信装置がその情報処理端末に 装着されているときに、その送受信処理部は、ネットワークからの受信 変調波信号をその復調部に出力し、その変調部からの送信変調波信号を そのネットワークに送出する。その復調部は、その送受信処理部からの その受信変調波信号を受信アナログベースバンド信号に変換する。その バースバンド処理部は、その受信アナログベースバンド信号を受信デジ

ベースパンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含む。

20

上記の情報処理端末システムにおいて、そのベースバンド処理部は、 その受信アナログベースバンド信号をその受信デジタル信号としての受 信デジタルベースバンド信号に変換してその情報処理端末に出力し、そ 25 の情報処理端末からのその送信デジタル信号としての送信デジタルベー スバンド信号をその送信アナログベースバンド信号に変換する。その情 報処理端末は、そのベースバンド処理部からのその受信デジタルベース

その送信デジタル信号は、送信データを含む。

バンド信号を受信データに変換し、その送信データをその送信デジタルベースパンド信号に変換する。

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。

10

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換し15 てそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて2次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その2次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。

上記の情報処理端末システムにおいて、その情報処理端末は、インタ 25 ーフェースと、そのペースバンド処理部からそのインターフェースを介 して入力されるその受信デジタルベースバンド信号をその受信データに 変換し、その送信データをその送信デジタルペースバンド信号に変換し

てそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを1次クロックとして入力し、その1次クロックに同期した2次クロックを生成してそのクロックとしてその制御部に出力し、その1次クロックが入力されない場合、自走発振によりその2次クロックを生成してその制御部に出力する。

上記の情報処理端末システムにおいて、その情報処理端末は、インタ 10 ーフェースと、そのベースバンド処理部からそのインターフェースを介 して入力されるその受信デジタルベースバンド信号をその受信データに 変換し、その送信データをその送信デジタルベースバンド信号に変換し てそのインターフェースを介してそのベースバンド処理部に出力する制 御部とを備える。その送受信装置は、更に、クロック発生器を備える。 15 その送受信処理部は、周波数を有する基準信号を生成してそのクロック 発生器に出力する。そのクロック発生器は、その送受信処理部からのそ の基準信号に基づいて、その受信変調波信号の搬送波を再生してその復 調部に出力すると共に受信シンポルクロックを生成してそのクロックと してそのベースバンド処理部とそのインターフェースとその制御部とに 20 出力する。その受信シンボルクロックは、その基準信号に同期する。そ の復調部とそのベースバンド処理部とそのインターフェースとその制御 部とはその受信シンボルクロックにより同期して動作する。

上記の情報処理端末システムにおいて、その情報処理端末は、インタ 25 ーフェースと、そのベースバンド処理部からそのインターフェースを介 して入力されるその受信デジタルベースバンド信号をその受信データに 変換し、その送信データをその送信デジタルベースバンド信号に変換し

てそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。 そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。

5 上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制10 御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。

上記の情報処理端末システムにおいて、そのベースバンド処理部は、 その受信アナログベースバンド信号をその受信デジタル信号としての受 5 信データに変換してその情報処理端末に出力し、その情報処理端末から のその送信デジタル信号としての送信データを送信アナログベースバン ド信号に変換する。

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。

25 上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェース

を介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて2次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その2次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースを備えるのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを1次クロックとして入力し、その1次クロックに同期した2次クロックを生成してそのクロックとしてその制御部に出力し、その1次クロックを生成してそのクロックとしてその制御部に出力し、その1次クロックを生成してそのりロックとしてその制御部に出力し、

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信処理部は、周安を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、

その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンポルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。

上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェース 6 かしてそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。

上記の情報処理端末システムにおいて、その情報処理端末は、インタ 15 ーフェースと、そのベースバンド処理部からそのインターフェースを介 してその受信データを入力し、その送信データをそのインターフェース を介してそのベースバンド処理部に出力する制御部と、クロック発生器 とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部と 20 に出力する。

上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調

波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。

5

上記課題を解決するために本発明の情報処理端末の送受信方法は、着 10 脱可能な送受信装置が装着された情報処理端末の送受信方法である。 (a) その送受信装置において、そのネットワークからの受信変調波信 号を復調し、受信アナログベースバンド信号に変換するステップと、 (b) その送受信装置において、その受信アナログベースバンド信号を クロックに同期して受信データを含む受信デジタル信号に変換するステ 15 ップと、(c)その情報処理端末において、その受信デジタル信号をその クロックに同期して受信するステップと、(d)その情報処理端末におい て、送信データを含む送信デジタル信号をそのクロックに同期して送信 するステップと、(e)その送受信装置において、その送信デジタル信号 をそのクロックに同期して送信アナログベースバンド信号に変換するス テップと、(f)その送受信装置において、その送信アナログベースバン 20 ド信号を送信変調波信号に変換するステップと、(g)その送受信装置に おいて、その変換された送信変調波信号をそのネットワークに送出する ステップとを有する。

上記の情報処理端末の送受信方法において、その(b)ステップは、(b 25 1)その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備える。その(c)ステップは、(c1)その情報処理端末に

おいて、その受信デジタルベースバンド信号をその受信データに変換するステップを備える。その(d)ステップは、(d 1)その情報処理端末において、その送信データをその送信デジタル信号としての送信デジタルベースバンド信号に変換するステップを備える。その(e)ステップは、(e 1)その送受信装置において、その送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換するステップを備える。

上記の情報処理端末の送受信方法において、その(b)ステップは、(b2)その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としてのその受信データに変換するステップを備える。その(c)ステップは、(c2)その情報処理端末において、その受信データを受信するステップを備える。その(d)ステップは、(d2)その情報処理端末において、その送信デジタル信号としてのその送信データをその送受信装置に出力するステップを備える。その(e)ステップは、(e2)その送受信装置において、その送信データを送信アナログバースバンド信号に変換するステップを備える。

上記課題を解決するために本発明の情報処理端末の送受信方法は、着 脱可能な送受信装置が装着された情報処理端末の送受信方法である。

- (h) その送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、
- 20 (i) その送受信装置において、その受信アナログベースバンド信号を受信デジタルペースバンド信号に変換するステップと、(j) その情報処理端末において、その受信デジタルベースバンド信号を受信データに変換するステップと、(k) その情報処理端末において、送信データをその送信デジタルベースバンド信号に変換するステップと、(1) その送受信
 25 装置において、その送信デジタルベースバンド信号を送信アナログベースバンド信号に変換するステップと、(m) その送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップ

と、(n)その送受信装置において、その送信変調波信号をそのネットワークに送出するステップとを有する。

上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。

して動作する。その受信デジタル信号は、受信データを含み、その送信 デジタル信号は、送信データを含む。 上記の送受信装置において、そのベースバンド処理部は、その受信ア

ナログベースバンド信号をその受信デジタル信号としての受信デジタル 20 ベースバンド信号に変換してその情報処理端末に出力し、その情報処理 端末からのその送信デジタル信号としての送信デジタルベースバンド信 号をその送信アナログベースバンド信号に変換する。その情報処理端末 は、そのベースバンド処理部からのその受信デジタルベースバンド信号 を受信データに変換し、その送信データをその送信デジタルベースバン

上記の送受信装置において、そのベースバンド処理部は、その受信ア ナログベースバンド信号をその受信デジタル信号としての受信データに

変換してその情報処理端末に出力し、その情報処理端末からのその送信 デジタル信号としての送信データを送信アナログベースバンド信号に変 換する。

上記課題を解決するために本発明の情報処理端末は、情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。その送受信装置は、送受信処理部と、復調部と、変 調部と、ベースバンド処理部とを備える。その送受信装置がその情報処 理端末に装着されているときに、その送受信処理部は、ネットワークか らの受信変調波信号をその復調部に出力し、その変調部からの送信変調 波信号をそのネットワークに送出する。その復調部は、その送受信処理 10 部からのその受信変調波信号を受信アナログベースバンド信号に変換す る。そのベースバンド処理部は、その受信アナログベースバンド信号を 受信デジタル信号に変換してその情報処理端末に出力し、その情報処理 端末からの送信デジタル信号を送信アナログベースバンド信号に変換す る。その変調部は、その送信アナログベースバンド信号をその送信変調 15 波信号に変換する。そのベースバンド処理部とその情報処理端末とは、 クロックにより同期して動作する。その受信デジタル信号は、受信デー 夕を含み、その送信デジタル信号は、送信データを含む。

上記の情報処理端末において、そのベースバンド処理部は、その受信 20 アナログベースバンド信号をその受信デジタル信号としての受信デジタ ルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド 信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信 号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。

上記の情報処理端末において、そのペースバンド処理部は、その受信

アナログベースバンド信号をその受信デジタル信号としての受信データ に変換してその情報処理端末に出力し、その情報処理端末からのその送 信デジタル信号としての送信データを送信アナログベースバンド信号に 変換する。

⁻ 5 上記課題を解決するために本発明の送受信装置は、情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。送受信処理部と、復調部と、変調部と、ベースバン ド処理部とを備える。その送受信装置がその情報処理端末に装着されて いるときに、その送受信処理部は、そのネットワークからの受信変調波 10 信号をその復調部に出力し、その変調部からの送信変調波信号をそのネ ットワークに送出する。その復調部は、その送受信処理部からのその受 信変調波信号を受信アナログベースバンド信号に変換する。そのベース バンド処理部は、その受信アナログベースバンド信号を受信デジタルベ ースバンド信号に変換し、その情報処理端末からの送信デジタルベース バンド信号を送信アナログベースバンド信号に変換する。その変調部は、 その送信アナログベースバンド信号をその送信変調波信号に変換する。 その情報処理端末は、そのベースバンド処理部からのその受信デジタル ベースバンド信号を受信データに変換し、送信データをその送信デジタ ルベースバンド信号に変換する。

上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変処理部からのその受信変調波信号を受信アナログベースバンド信号に変

換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。

図面の簡単な説明

- 10 図1は、第2従来例の情報処理端末システムの構成を示す。
 - 図2は、本発明の第1実施形態の情報処理端末システムの構成を示す。
 - 図3は、本発明の第2実施形態の情報処理端末システムの構成を示す。
 - 図4は、本発明の第3実施形態の情報処理端末システムの構成を示す。
 - 図5は、本発明の第4実施形態の情報処理端末システムの構成を示す。
- 15 図 6 は、本発明の第 5 実施形態の情報処理端末システムの構成を示す。
 - 図7は、本発明の第6実施形態の情報処理端末システムの構成を示す。
 - 図8は、本発明の第7実施形態の情報処理端末システムの構成を示す。
 - 図9は、本発明の第8実施形態の情報処理端末システムの構成を示す。
- 図10は、本発明の第1実施形態の情報処理端末システムの変形例を 20 示す。
 - 図11は、本発明の第2実施形態の情報処理端末システムの変形例を示す。
 - 図12は、本発明の第3実施形態の情報処理端末システムの変形例を 示す。
- 25 図13は、本発明の第4実施形態の情報処理端末システムの変形例を 示す。
 - 図14は、本発明の第5実施形態の情報処理端末システムの変形例を

示す。

10

図15は、本発明の第6実施形態の情報処理端末システムの変形例を示す。

図16は、本発明の第7実施形態の情報処理端末システムの変形例を 5 示す。

図17は、本発明の第8実施形態の情報処理端末システムの変形例を示す。

図18は、本発明の第4² 実施形態の情報処理端末システムとして、 第4実施形態の情報処理端末システムを第2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。

図19は、本発明の第5¹ 実施形態の情報処理端末システムとして、 第5実施形態の情報処理端末システムを第2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。

図20は、本発明の第6′実施形態の情報処理端末システムとして、

15 第6実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。

図21は、本発明の第7^{*} 実施形態の情報処理端末システムとして、 第7実施形態の情報処理端末システムを第2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。

20 図22は、本発明の第8、実施形態の情報処理端末システムとして、 第8実施形態の情報処理端末システムを第2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。

図23は、本発明の第4²実施形態の情報処理端末システムの変形例 を示す。

25 図 2 4 は、本発明の第 5 , 実施形態の情報処理端末システムの変形例 を示す。

図25は、本発明の第6′実施形態の情報処理端末システムの変形例

を示す。

図26は、本発明の第7′実施形態の情報処理端末システムの変形例を示す。

図27は、本発明の第8² 実施形態の情報処理端末システムの変形例 5 を示す。

発明を実施するための最良の形態

添付図面を参照して、本発明による情報処理端末システムの実施の形態を以下に説明する。

10 (第1実施形態)

図2は、本発明の第1実施形態の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第1実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、利用性(携帯性、経済性)が向上する。

第1実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部1と、マイクロプロセッサー信号処理部2とを具備する。アンテナ51とマイクロ波送受信部1とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部2は、情報処理端末である。情報処理端末としては、PDA(Persona
 1 Digital Assistant)、携帯コンピュータが該当する。

マイクロ波送受信部1は、受信時に、アンテナ51を介して受信した、 変調波である受信高周波信号 {受信RF(Radio Frequen cy)信号}を復調し受信デジタルベースバンド信号 (受信デジタルB B信号)に変換してマイクロプロセッサー信号処理部2に出力する。マ イクロ波送受信部1は、送信時に、マイクロプロセッサー信号処理部2 からの送信デジタルベースバンド信号(送信デジタルBB信号)を、変

調波である送信高周波信号(送信RF信号)に変換してアンテナ51を 介して送信する。

このマイクロ波送受信部1は、高周波処理部21、変復調処理部81 を備えている。この高周波処理部21は、第2従来例の高周波処理部2 1と同じである(図1参照)。

高周波処理部21は、受信時に、アンテナ51を介して受信した受信 RF信号を復調し受信中間周波信号 {受信IF(Intermedia te Frequency)信号}に変換して変復調処理部81に出力 する。高周波処理部21は、送信時に、変復調処理部81からの送信I F信号を送信RF信号に変換してアンテナ51を介して送信する。

10

15

25

えている。

変復調処理部81は、受信時に、高周波処理部21からの受信変調波信号である受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2に出力する。変復調処理部81は、送信時に、マイクロプロセッサー信号処理部2からの送信デジタルBB信号を送信変調波信号である送信IF信号に変換して高周波処理部21に出力する。

高周波処理部 2 1 は、デュープレクサー (DUP) 5 2、低雑音増幅器 (LNA) 5 3、帯域通過フィルター (BPF) 5 4、5 6、6 0、6 2、周波数変換器 (CONV) 5 5、6 1、局部発振器 (OSC) 5 7、5 8、電力増幅器 (PA) 5 9を備えている。

20 デュープレクサー(DUP)52は、受信信号帯域通過フィルター(図示しない)、送信信号帯域通過フィルター(図示しない)を備えている。

変復調処理部 8 1 は、復調器 (DEM) 2 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器 2 4 - 1、2 4 - 2、デジタル/アナログ(D/A)変換器 2 5 - 1、2 5 - 2、クロック発生器 (CLOCK GEN) 2 7、マイクロ波送受信部インターフェース (I/F) 2 8を備

復調器(DEM)22は、搬送波再生回路(図示しない)、受信シンポルクロック再生回路(図示しない)を備えている。

マイクロ波送受信部インターフェース 2 8 は、受信データバッファ回路(図示しない)、送信データバッファ回路(図示しない)、変換回路(図示しない)、タイミング調整回路(図示しない)を備えている。

マイクロプロセッサー信号処理部 2 は、クロック発生器(CLOCK GEN) 3 0、マイクロプロセッサー信号処理部インターフェース(I / F) 2 9、CPU(Central Processing Unit)であるマイクロプロセッサー信号処理回路 2 6を備えている。

10 クロック発生器30は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース29、マイクロプロセッサー信号処理回路(CPU)26に出力する。

マイクロプロセッサー信号処理部インターフェース29は、この基準 クロックに同期したバスクロック信号を生成してマイクロ波送受信部インターフェース28に出力する。マイクロプロセッサー信号処理部インターフェース29は、受信データバッファ回路(図示しない)、送信データバッファ回路(図示しない)、変換回路(図示しない)、タイミング調整回路(図示しない)を備えている。

15

マイクロプロセッサー信号処理回路(CPU)26は、マイクロプロ 20 セッサー(図示しない)、メモリ(図示しない)、入出力装置(図示しない)等を含み、そのメモリには、複数のプログラム(図示しない)が記憶されている。

第1実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部2からマイクロ波送受信部1を着脱できる構造である。マイクロ25 波送受信部1とマイクロプロセッサー信号処理部2とが分離されているときでも、マイクロプロセッサー信号処理回路(CPU)26は、クロック発生器30からの基準クロックに同期して、メモリに記憶された複

数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム(図示しない)を実行することができ、前記の一般的な情報処理(情報処理端末の機能のみが使用される処理)を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部2の機能のみでも第1実施形態の情報処理端末システムを情報処理端末として使用できる。

まず、高周波処理部21について説明する。

デュープレクサー(DUP)52の受信信号帯域通過フィルターには、受信RF信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ51により受信された受信RF信号のみを抽出し、低雑音増幅器(LNA)53に出力する。直交振幅変調信号(QAM変調信号)の場合、受信RF信号は、シンボル周波数(受信シンボル周波数)を有する受信デジタルBB信号を同相搬送波と同相搬送波から90°位相をずらした直交搬送波とで直交変調して生成された、搬送波周15波数を有する信号である。

デュープレクサー(DUP)52の送信信号帯域通過フィルターには、送信RF信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器(PA)59からの送信RF信号のみを抽出し、アンテナ51を介してネットワークに送信する。

20 低雑音増幅器(LNA)53は、デュープレクサー(DUP)52からの受信RF信号を、復調器(DEM)22が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター(BPF)54を介して周波数変換器(CONV)55に出力する。低雑音増幅器(LNA)53からの受信RF信号は、帯域通過フィルター(BPF)54に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。

局部発振器(OSC)57は、局部発振信号を生成する。

周波数変換器(CONV)55は、不要の周波数成分が除去された受

信RF信号を、局部発振器(OSC)57により生成された局部発振信号と混合して受信中間周波信号(受信IF信号)に変換し、帯域通過フィルター(BPF)56を介して変復調処理部81に出力する。周波数変換器(CONV)55からの受信IF信号は、帯域通過フィルター(BPF)56にて設定された搬送波周波数帯域が選択される。

変復調処理部81からの送信IF信号は、帯域通過フィルター(BPF)62を介して周波数変換器(CONV)61に出力され、帯域通過フィルター(BPF)62にて設定された搬送波周波数帯域が選択される。

10 局部発振器(OSC)58は、局部発振信号を生成する。

周波数変換器(CONV)61は、帯域通過フィルター(BPF)62からの送信IF信号を、局部発振器(OSC)58により生成された局部発振信号と混合して送信高周波信号(送信RF信号)に変換して、帯域通過フィルター(BPF)60を介して電力増幅器(PA)59に出力する。周波数変換器(CONV)61からの送信RF信号は、帯域通過フィルター(BPF)60に設定された搬送波周波数帯域以外の不要な周波数成分が除去される。

電力増幅器(PA)59は、送信RF信号を送信するために必要な電力まで増幅し、デュープレクサー(DUP)52に出力する。

20 次に、変復調処理部81について説明する。

復調器(DEM)22は、帯域通過フィルター(BPF)56からの受信IF信号を受信アナログベースバンド信号に変換する。QAM変調信号の場合、復調器(DEM)22は、受信IF信号の搬送波を再生し同期検波を行う。

25 すなわち、復調器 (DEM) 22の搬送波再生回路は、受信 I F信号から同相搬送波と直交搬送波とを生成 (再生) する。復調器 (DEM)22は、それらを用いて、QAM変調波 (同相変調波と直交変調波)を

同期検波することによって受信アナログBB信号、すなわちアナログ同相成分信号(アナログI信号)、アナログ直交成分信号(アナログQ信号)に変換し、A/D変換器24-1、24-2に出力する。

復調器(DEM) 22の受信シンボルクロック再生回路は、この受信 アナログBB信号に重畳されている受信シンボル周波数のn倍(nは整数)の周波数を有する受信シンボルクロックを生成(再生)して、A/D変換器24-1、24-2、マイクロ波送受信部インターフェース28に出力する。

A/D変換器 2 4-1、2 4-2 は、受信シンボルクロックに同期したサンプリング周波数で復調器 (DEM) 2 2 からのアナログ I 信号、アナログ Q 信号をサンプリングし、サンプリング時のアナログ I 信号、アナログ Q 信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタル I 信号)、デジタル直交成分信号 (デジタル Q 信号)を受信デジタルペースバンド信号 (受信デジタル B B 信号)として生成 (変換)してマイクロ波送受信部インターフェース 2 8 に出力する。

受信シンボル周波数が10MHzであり、受信シンボルクロックがその4倍の周波数(n=4;4倍オーバーサンプリング)であるとき、サンプリング周波数は40MHzとなる。A/D変換器24-1、24-2がフルスケールで8ビットの場合、デジタル I 信号、デジタル Q 信号の2チャンネルあることを考慮すると、受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)の帯域幅は80Mバイト/秒となる。

クロック発生器 2 7 は、送信シンボル周波数を有する送信シンボルクロックを生成してD/A変換器 2 5 - 1、 2 5 - 2、マイクロ波送受信部インターフェース 2 8 に出力する。

25 マイクロ波送受信部インターフェース 2 8 の変換回路は、受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)、送信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)に信号レベル変換処理、パラレル

ビット変換処理を施す。信号レベル変換処理は、各入出力の電流、電圧等の物理規格を変換する処理である。パラレルビット変換処理は、入出力のデータビット幅が異なる場合に伝送効率を考慮してデータを融合、分離する処理である。例えば、受信デジタルBB信号が1受信シンボルクロック当たり8ビットの2倍、つまり16ビットずつマイクロ波送受信部インターフェース28に入力される場合、マイクロ波送受信部インターフェース28に入力される場合、マイクロ波送受信部インターフェース28に入力される場合、マイクロ波送受信部インターフェース29間のデータビット幅が32ビットであれば、2受信シンボルクロック分の受信デジタルBB信号を融合することにより1回の転送で済む。

- マイクロ波送受信部インターフェース28の変換回路は、受信時に、 10 復調器(DEM)22からの受信シンボルクロックに同期して、A/D 変換器24-1、24-2からの受信デジタルBB信号(デジタルI信 号、デジタルQ信号)にパラレルビット変換処理を施し、その受信デー タバッファ回路に蓄える。その変換回路は、その受信データバッファ回 路に蓄えられた受信デジタルBB信号(デジタルΙ信号、デジタルQ信 15 号)に信号レベル変換処理を施す。マイクロ波送受信部インターフェー ス28の入出力は非同期である。このため、そのタイミング調整回路は、 その受信データバッファ回路に蓄えられた受信デジタルBB信号(デジ タル I 信号、デジタル Q 信号)をマイクロプロセッサー信号処理部 2 に 20 出力するタイミングを調整するタイミング調整処理を行う。マイクロ波 送受信部インターフェース28は、マイクロプロセッサー信号処理部2 からのバスクロックに同期して、その受信デジタルBB信号(デジタル I信号、デジタルQ信号)をマイクロプロセッサー信号処理部 2 に出力 する。
- 25 受信デジタルBB信号は、定期的に受信シンボルクロックに同期してマイクロ波送受信部インターフェース28に入力され、その受信データバッファ回路に蓄えられる。このデータバッファ回路は、容量が有限で

あるため、オーバーフローが発生するとデータが消失する問題がある。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理回路(CPU)26は、所定のタイミングでマイクロ波送受信部インターフェース28の受信データバッファ回路に蓄えられたデータ(受信デジタルBB信号を表すデータ)の量を監視し、オーバーフローが発生する前に、蓄えられたデータ(受信デジタルBB信号を表すデータ)を、マイクロプロセッサー信号処理部インターフェース29を介してマイクロプロセッサー信号処理回路(CPU)26に出力するよう指示する。

- また、マイクロ波送受信部インターフェース28の受信データバッファ回路にオーバーフロー検出回路(図示しない)、割込回路(図示しない)を内蔵してもよい。この場合、タイミング調整処理として、オーバーフロー検出回路は、その受信データバッファ回路に蓄えられたデータ(受信デジタルBB信号)の量を監視し、その量が基準を超えてオーバーフローが発生しそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース29を介してマイクロプロセッサー信号処理回路(CPU)26に出力し、その受信データバッファ回路に蓄えられたデータ(受信デジタルBB信号を表すデータ)の読み出しを促す。
- 20 マイクロ波送受信部インターフェース28の変換回路は、送信時に、マイクロプロセッサー信号処理部2からのバスクロックに同期して、マイクロプロセッサー信号処理部2からの送信デジタルBB信号であるデジタルI信号、デジタルQ信号にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。
- 25 その変換回路は、その送信データバッファ回路に蓄えられた送信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)に信号レベル変換処理を施す。マイクロ波送受信部インターフェース 2 8 の入出力は非同期で

ある。このため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルBB信号(デジタルI信号、デジタルQ信号)をD/A変換器25-1、25-2に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース28は、クロック発生器27からの送信シンボルクロックに同期して、その送信デジタルBB信号(デジタルI信号、デジタルQ信号)をD/A変換器25-1、25-2に出力する。

5

送信デジタルBB信号は、マイクロ波送受信部インターフェース28の送信データバッファ回路に蓄えられ、定期的に送信シンボルクロック10に同期して出力される。その送信データバッファ回路に蓄えらたデータ(送信デジタルBB信号を表すデータ)が空になるとデータ出力ができなくなる。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理回路(CPU)26は、所定のタイミングでマイクロ波送受信部インターフェース28の送信データバッファ回路に蓄えられたデータ(送信デジタルBB信号を表すデータ)の量を監視し、その送信データバッファ回路に蓄えらたデータが空になる前にデータ(送信デジタルBB信号を表すデータ)を書き込む(その送信データバッファ回路に出力する)。

また、マイクロ波送受信部インターフェース28の送信データバッフ ア回路にデータ無検出回路(図示しない)、割込回路(図示しない)を内 蔵してもよい。この場合、タイミング調整処理として、データ無検出回 路は、その送信データバッファ回路に蓄えらたデータ(送信デジタル B B 信号)の量を監視し、その量が基準以下であり空になりそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インタ ーフェース29を介してマイクロプロセッサー信号処理回路(CPU) 26に出力し、データの書き込みを(その送信データバッファ回路にデータを出力するよう)促す。

D/A変換器 2 5 - 1、 2 5 - 2 は、クロック発生器 2 7 からの送信シンボルクロックに同期して、デジタル I 信号、デジタル Q 信号を送信アナログベースバンド信号(送信アナログ B B 信号)として、搬送波の振幅を示すアナログ I 信号、アナログ Q 信号に変換して変調器 (M O D) 2 3 に出力する。

5

10

15

20

D/A変換器 2 5 - 1、 2 5 - 2がフルスケールで 8 ビットであり、送信シンボルクロックが 1 0 MH z である場合、デジタル I 信号、デジタル Q信号が 2 0 Mバイト/秒の信号帯域でマイクロ波送受信部インターフェース 2 8 から D/A変換器 2 5 - 1、 2 5 - 2 に出力され、送信アナログ B B 信号に変換される。

変調器(MOD)23は、送信アナログベースバンド信号(送信アナログBB信号)であるアナログI信号、アナログQ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号(送信IF信号)を生成し、帯域通過フィルター(BPF)62を介して周波数変換器(CONV)61に出力する。

次に、マイクロプロセッサー信号処理部2について説明する。

マイクロプロセッサー信号処理部インターフェース29の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能は、マイクロ波送受信部インターフェース28の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能と同じである。

マイクロプロセッサー信号処理部インターフェース29の変換回路は、受信時に、クロック発生器30からの基準クロックに同期して、マイクロ波送受信部1(マイクロ波送受信部インターフェース28)からの受25 信デジタルBB信号(デジタルI信号、デジタルQ信号)にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルBB信

号(デジタルI信号、デジタルQ信号)に信号レベル変換処理を施す。 そのタイミング調整回路は、その受信データバッファ回路に蓄えられた 受信デジタルBB信号(デジタルI信号、デジタルQ信号)をマイクロ プロセッサー信号処理回路(CPU)26に出力するタイミングを調整 するタイミング調整処理を行う。マイクロプロセッサー信号処理部イン ターフェース2

9は、クロック発生器 3 0 からの基準クロックに同期して、その受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号) をマイクロプロセッサー信号処理回路(C P U) 2 6 に出力する。

マイクロプロセッサー信号処理部インターフェース29の変換回路は、 10 送信時に、クロック発生器30からの基準クロックに同期して、マイク ロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信 号(デジタルI信号、デジタルQ信号)にパラレルビット変換処理を施 し、その送信データバッファ回路に蓄える。その変換回路は、その送信 データバッファ回路に蓄えられた送信デジタルBB信号(デジタルI信 15 号、デジタルQ信号)に信号レベル変換処理を施す。そのタイミング調 整回路は、その送信データバッファ回路に蓄えられた送信デジタルBB 信号(デジタル I 信号、デジタル Q 信号)をマイクロ波送受信部 1 (マ イクロ波送受信部インターフェース28)に出力するタイミングを調整 するタイミング調整処理を行う。マイクロプロセッサー信号処理部イン 20 ターフェース 2 9 は、クロック発生器 3 0 からの基準クロックに同期し て、その送信デジタルBB信号(デジタルI信号、デジタルQ信号)を マイクロ波送受信部インターフェース28に出力する。

マイクロプロセッサー信号処理回路(CPU)26は、メモリに記憶 25 された複数のプログラムのうちの通信処理プログラム(図示しない)を 実行する。この通信処理プログラムは、誤り訂正の処理、誤り訂正用冗 長情報を付加する処理、符号化・復号化の処理、無線区間での信号識別

用情報の付加処理(識別情報付加処理)、無線区間での信号識別用情報の除去処理(識別情報除去処理)、フーリエ変換、逆フーリエ変換、デジタル波形処理を行うためのソフトウェアアルゴリズムを有する。

マイクロプロセッサー信号処理回路(CPU)26は、受信時に、その通信処理プログラムにより、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース29からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)に誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理を施して受信データを生成する。また、マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラムなど)により、受信データを処理する。

マイクロプロセッサー信号処理回路(CPU)26は、送信時に、応

5

10

20

25

用プログラム(例えば電子メール処理プログラムなど)により、送信データを生成する。マイクロプロセッサー信号処理回路(CPU)26は、15 通信処理プログラムにより、クロック発生器30からの基準クロックに同期して、その送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)を生成し、マイクロプロセッサー信号処理部インターフェース29に出力する。

最近のマイクロプロセッサーは、デジタルシグナルプロセッサーを内蔵している。このデジタルシグナルプロセッサーにより、第2従来例のマイクロプロセッサーよりも演算を高速に行うことができる。マイクロプロセッサー信号処理回路(CPU)26中に上述の機能を有するマイクロプロセッサーとは別に、デジタルシグナルプロセッサーを搭載することもできる。

マイクロプロセッサー信号処理回路 (CPU) 2 6 が受信デジタル B 信号に誤り訂正の処理、復号化の処理を施す機能は、従来の情報処理

端末システムの復号器(DEC)71の機能に対応する。これをDEC 機能と称する。このDEC機能により、誤り訂正量をモニターすること により(モニター情報により)無線区間のコンディション情報を把握す ることができる。また、この情報を用いると、相手側の送信電力を最適 値に制御したり、複数の誤り訂正方式、複数の符号化方式の中から、最 適な誤り訂正方式、最適な符号化方式を動的に選択することができる。

従来の情報処理端末システムでは、このDEC機能 {復号器 (DEC) 71} がマイクロ波送受信部17に備えられていたため、上記のモニター情報をマイクロ波送受信部17からマイクロプロセッサー信号処理部 18内のマイクロプロセッサー信号処理回路 (CPU) 75に伝達する 仕組み (伝達機構) が必要であった。

10

25

第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2内のマイクロプロセッサー信号処理回路(CPU)26がDEC機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路(CPU)26は、通信処理プログラム(ソフトウェアアルゴリズム)のみの実行で、モニター情報により無線区間のコンディション情報を把握し、最適な通信方式へ移行する指示を出すことができる。このため、第1実施形態の情報処理端末システムでは、DEC機能からのフィードバックを従来の情報処理端末システムよりも30高速に実行することができる。

マイクロプロセッサー信号処理回路(CPU)26が送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施す機能は、従来の情報処理端末システムの符号器(ENC)72の機能に対応する。これをENC機能と称する。CPUは、無線区間のコンディションを基に選択された最適な誤り訂正方式、最適な符号化方式を実行するようにENC機能を制御する必要がある。

従来の情報処理端末システムでは、このENC機能【符号器(ENC)

72)がマイクロ波送受信部17に備えられていたため、最適な誤り訂正方式、最適な符号化方式を実行するようにENC機能を制御するための制御情報を、マイクロプロセッサー信号処理部18内のマイクロプロセッサー信号処理回路(CPU)75から符号器(ENC)72に伝達する仕組み(伝達機構)が必要であった。

第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2内のマイクロプロセッサー信号処理回路(CPU)26がENC機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路(CPU)26は、通信処理プログラム(ソフトウェアアルゴリズム)のみを実行することで、最適な誤り訂正方式、最適な符号化方式によって送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施すことができる。これにより、第1実施形態の情報処理端末システムでは、従来の情報処理端末システムよりも高速にENC機能の制御を実行することができる。

15 次に、第1実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。

アンテナ51により受信された受信RF信号は、デュープレクサー(DUP)52によって低雑音増幅器(LNA)53に出力される。受信RF信号は、低雑音増幅器(LNA)53によって増幅され、帯域通過フィルター(BPF)54によって搬送波周波数帯域以外の不要の周波数成分が除去される。

20

不要の周波数成分が除去された受信RF信号は、周波数変換器(CONV)55によって、局部発振器(OSC)57により生成された局部発振信号と混合され受信IF信号に変換される。受信IF信号は、帯域 通過フィルター(BPF)56によって搬送波周波数帯域が選択され、 復調器(DEM)22に出力される。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(D

EM) 2 2 によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器 2 4 - 1、2 4 - 2 に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器(DEM) 2 2 の受信シンボルクロックが、復調器(DEM) 2 2 の受信シンボルクロック再生回路によって再生され、A/D変換器 2 4 - 1、2 4 - 2、マイクロ波送受信部インターフェース 2 8 に出力される。

復調器(DEM) 2 2からのアナログ I 信号、アナログ Q 信号は、A / D変換器 2 4 - 1、2 4 - 2によって、受信シンボルクロックに同期 したサンプリング周波数でサンプリングされ、受信デジタル B B 信号としてデジタル I 信号、デジタル Q 信号に変換され、マイクロ波送受信部 インターフェース 2 8 に出力される。

A/D変換器 2 4 - 1、 2 4 - 2 からの受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース 2 8 の変換回路によって、復調器(D E M) 2 2 からの受信シンボル 15 クロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース 2 8 の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース 2 8 の変換回路によって信号レベル変換処理が施され、マイクロ波送 受信部インターフェース 2 8 の変換回路によってタイミング調整回路によってタイミング調整処理が施され、マイクロプロセッサー信号処理部 2 からのバスクロックに同期して、マイクロプロセッサー信号処理部インターフェース 2 9 に出力される。

マイクロ波送受信部インターフェース28からの受信デジタルBB信

25 号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号

処理部インターフェース29の変換回路によって、クロック発生器30からの基準クロックに同期して、パラレルビット変換処理が施され、マ

イクロプロセッサー信号処理部インターフェース29の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース29のタイミング調整回路によってタイミング調整処理が施され、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号処理回路

(СРU) 26に出力される。

マイクロプロセッサー信号処理部インターフェース29からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理回路(CPU)26が実行する通信処理プログラムによって、クロック発生器30からの基準クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)により、生成された受信データを処理する。

次に、第1実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。

マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、クロック発生器30からの基準クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を
 施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース29に出力する。

マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって、クロック発生器30からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース29の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース29のタイミング調整回路によってタイミング調整処理が施され、クロック発生器30からの基準クロックに同期して、マイクロ波送受信部インターフェース28に出力される。

マイクロプロセッサー信号処理部インターフェース 2 9 からの送信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送 受信部インターフェース 2 8 の変換回路によって、マイクロプロセッサー信号処理部インターフェース 2 9 からのバスクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース 2 8 の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース 2 8 の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース 2 8 のタイミング調整回路によってタイミング調整処理が施され、クロック発生器 2 7 からの送信シンボルクロックに同期して、D / A 変換器 2 5 - 1、2 5 - 2 に出力される。

25 マイクロ波送受信部インターフェース28からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、D/A変換器25-1、25-2によって、クロック発生器27からの送信シンボルクロックに同

期して、送信アナログBB信号(アナログI信号、アナログQ信号)に変換され、変調器(MOD)23に出力される。

D/A変換器25-1、25-2からの送信アナログBB信号(アナログI信号、アナログQ信号)は、変調器(MOD)23によって、送信IF信号に変換され、帯域通過フィルター(BPF)62に出力される。この送信IF信号は、帯域通過フィルター(BPF)62によって、搬送波周波数帯域に制限され、周波数変換器(CONV)61に出力される。

帯域通過フィルター(BPF)62からの送信IF信号は、周波数変10 換器(CONV)61によって、局部発振器(OSC)58により生成された局部発振信号と混合され送信RF信号に変換される。この送信RF信号は、帯域通過フィルター(BPF)60によって、搬送波周波数帯域以外の不要の周波数成分が除去される。

不要の周波数成分が除去された送信RF信号は、電力増幅器(PA) 15 59によって、増幅され、デュープレクサー(DUP)52からアンテナ51を介してネットワークに放射される。

第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理回路(CPU)26が、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号・複合化の処理、識別情報付加・除去処理等を行っている。これらの処理は全てデジタル信号処理である。マイクロプロセッサー信号処理回路(CPU)26には、これらの処理を行う回路として、第2従来例の情報処理端末システムのマイクロ波送受信部17における復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース73の識別情25報処理回路の機能が集積される。これにより、第1実施形態の情報処理端末システムでは、第2従来例の情報処理端末システムよりも小型にすることができる。このように、第1実施形態の情報処理端末システムで

は、小型化を実現できる。

第1実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路(CPU)26に復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース73の識別情報処理回路の機能を集積している。このため、第1実施形態の情報処理端末システムは、第2従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第1実施形態の情報処理端末システムでは、低消費電力を実現できる。

第1実施形態の情報処理端末システムでは、第2従来例の情報処理端 10 末システムのマイクロ波送受信部17における復号器(DEC)71、 符号器(ENC)72、マイクロ波送受信部インターフェース73の識別情報処理回路を、マイクロ波送受信部1に内蔵する必要がない。この ため、信号の送受信(入出力)に伴ってマイクロ波送受信部1が発熱する発熱量は、第2従来例の情報処理端末システムにおけるマイクロ波送 受信部17が発熱する発熱量よりも小さい。

第1実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路(CPU)26に復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース73の識別情報処理回路の機能を集積している。このため、第1実施形態の情報処20 理端末システムでは、マイクロプロセッサー信号処理部2が発熱するが、マイクロプロセッサー信号処理部2の放熱構造を流用することで、マイクロプロセッサー信号処理部2の放熱構造を流用することで、マイクロプロセッサー信号処理部2の発熱を処理することが容易である。

このように、第1実施形態の情報処理端末システムでは、放熱処理が ・ 容易となる。

25 マイクロ波送受信部 1 がカード状のような形状の場合、マイクロ波送 受信部 1 の発熱を放熱するための条件が通常より厳しく設定される。通 常、マイクロ波送受信部 1 の発熱を放熱する場合、その放熱に必要な構

造に製造する製造コストが発生する。第1実施形態の情報処理端末システムでは、マイクロ波送受信部1の低発熱化を実現できるため、上記の製造コストが発生しない。このように、第1実施形態の情報処理端末システムでは、低コスト化を実現できる。

5 第1実施形態の情報処理端末システムでは、マイクロ波送受信部1を 着脱できる構造である。一般的な情報処理を行うために第1実施形態の 情報処理端末システムを情報処理端末として使用する場合、送受信装置 装置(マイクロ波送受信部1)の機能が使用されない。このため、ユー ザは、マイクロ波送受信部1とマイクロプロセッサー信号処理部2とを 10 分離して、マイクロプロセッサー信号処理部2の機能のみで第1実施形 態の情報処理端末システムを情報処理端末として使用できる。したがっ て、第1実施形態の情報処理端末システムでは、情報処理端末として利 用するときの携帯性が向上する。

第1実施形態の情報処理端末システムでは、ハードウェア(マイクロ15 波送受信部1)とソフトウェア(マイクロプロセッサー信号処理部2) とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。 第1実施形態の情報処理端末システムでは、ハードウェアに依存した仕様(例示:無線周波数)を変更する場合、ハードウェア(マイクロ波送受信部1)のみを交換すればよい。したがって、第1実施形態の情報処20 理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。

このように、第1実施形態の情報処理端末システムでは、利用性(携帯性、経済性)が向上する。

なお、第1実施形態の情報処理端末システムでは、変復調処理部81 25 が、受信時に、高周波処理部21からの受信変調波信号であるところの 受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換して マイクロプロセッサー信号処理部2に出力し、送信時に、マイクロプロ

セッサー信号処理部2からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部81が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力

することもできる。

10 この場合、本発明の第1実施形態の情報処理端末システムの変形例として、図10に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。

復調器 (DEM) 2 2 は、帯域通過フィルター (BPF) 5 4 からの 15 受信RF信号を受信アナログBB信号 (アナログ I 信号、アナログ Q信 号) に変換してA/D変換器 2 4 - 1、 2 4 - 2 に出力する。

復調器 (DEM) 22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍 (nは整数)の周波数を有する受信シンボルクロックを生成 (再生) して、A/D変換器 24-1、24-2、マイクロ波送受信部インターフェース28に出力する。

変調器(MOD)23は、送信アナログBB信号(アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター(BPF)60を介して電力増幅器(PA)59に出力する。

25 (第2実施形態)

20

図3は、本発明の第2実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。

PCT/JP2004/004618 WO 2004/091108

この第2実施形態の情報処理端末システムでは、小型化、低発熱化、低 コスト化を実現し、スループットの低下を防止し、利用性(携帯性、経 済性)が向上する。第2実施形態では、前述と重複する説明を省略する。

第2実施形態の情報処理端末システムは、ネットワークに接続された アンテナ51と、マイクロ波送受信部3と、マイクロプロセッサー信号 処理部4とを具備する。アンテナ51とマイクロ波送受信部3とは、送 受信装置(通信装置)である。マイクロプロセッサー信号処理部4は、 情報処理端末である。すなわち、第2実施形態の情報処理端末システム は、第1実施形態の情報処理端末システムのマイクロ波送受信部1、マ イクロプロセッサー信号処理部2に代えて、マイクロ波送受信部3、マ 10 イクロプロセッサー信号処理部4を具備する。

5

25

マイクロ波送受信部3は、受信時に、アンテナ51を介して受信した、 変調波である受信高周波信号(受信RF信号)を復調し受信データに変 換してマイクロプロセッサー信号処理部4に出力する。マイクロ波送受 信部3は、送信時に、マイクロプロセッサー信号処理部4からの送信デ 15 ータを、変調波である送信高周波信号(送信RF信号)に変換してアン テナ51を介して送信する。

このマイクロ波送受信部3は、高周波処理部21、変復調処理部82 を備えている。この高周波処理部21は、第1実施形態と同じである(図 2 参照)。 20

高周波処理部21は、受信時に、アンテナ51を介して受信した受信 RF信号を復調し受信中間周波信号(受信IF信号)に変換して変復調 処理部82に出力する。高周波処理部21は、送信時に、変復調処理部 82からの送信 I F 信号を送信 R F 信号に変換してアンテナ 51を介し て送信する。

変復調処理部82は、受信時に、高周波処理部21からの受信変調波 信号である受信IF信号を受信データに変換してマイクロプロセッサー

信号処理部4に出力する。変復調処理部82は、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号である送信IF信号に変換して高周波処理部21に出力する。

変復調処理部 8 2 は、復調器 (DEM) 2 2、変調器 (MOD) 2 3、5 ベースバンド処理部を備えている。そのペースバンド処理部は、アナログ/デジタル (A/D) 変換器 2 4 - 1、2 4 - 2、デジタル/アナログ (D/A) 変換器 2 5 - 1、2 5 - 2、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース (I/F) 46を備えている。復調器 (DEM) 2 2、変調器 (MOD) 2 3、A/10 D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2 は、第1実施形態と同じである (図 2 参照)。すなわち、変復調処理部 8 2 は、第1実施形態における変復調処理部 8 1 のクロック発生器 2 7、マイクロ波送受信部インターフェース 2 8 に代えて、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 4 6 を備えている。

マイクロプロセッサー信号処理部4は、マイクロプロセッサー信号処理部インターフェース(I/F) 47、マイクロプロセッサー信号処理回路(CPU) 48を備えている。

マイクロプロセッサー信号処理回路(CPU)48は、マイクロプロ20 セッサー(図示しない)、メモリ(図示しない)、入出力装置(図示しない)等を含み、そのメモリには、複数のプログラム(図示しない)が記憶されている。

マイクロプロセッサー信号処理部4は、更に、クロック発生器 (図示しない)を備えている。

25 第2実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部4からマイクロ波送受信部3を着脱できる構造である。マイクロ 波送受信部3とマイクロプロセッサー信号処理部4とが分離されている

ときでも、マイクロプロセッサー信号処理回路(CPU)48は、マイクロプロセッサー信号処理部4のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム(図示しない)を実行することができ、前記の一般的な情報処理(情報処理端末の機能のみが使用される処理)を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部4の機能のみでも第2実施形態の情報処理端末システムを情報処理端末として使用できる。

まず、変復調処理部82について説明する。

10 復調器(DEM) 2 2 は、搬送波再生回路(図示しない)、受信シンボルクロック再生回路(図示しない)を備えている。復調器(DEM) 2 2 の搬送波再生回路は、第1実施形態における変復調処理部81の復調器(DEM) 2 2 の搬送波再生回路と同じである。

この復調器(DEM)22の受信シンボルクロック再生回路は、第1 実施形態における変復調処理部81の復調器(DEM)22の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重量されている受信シンボル周波数のn倍(nは整数)の周波数を有する受信シンボルクロックを生成(再生)して、A/D変換器24-1、224-2、復号器(DEC)71、D/A変換器25-1、25-2、符号器(ENC)72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48に出力する。

A/D変換器24-1、24-2は、受信シンボルクロックに同期し
25 たサンプリング周波数で復調器(DEM) 22からのアナログ I 信号、
アナログ Q 信号をサンプリングし、サンプリング時のアナログ I 信号、
アナログ Q 信号が示す搬送波の振幅に対応したデジタル同相成分信号

(デジタル I 信号)、デジタル直交成分信号(デジタルQ信号)を受信デジタルベースバンド信号(受信デジタルBB信号)として生成(変換)して復号器(DEC)71に出力する。

復号器(DEC)71は、復調器(DEM)22からの受信シンボルクロックに同期して、受信デジタルBB信号であるデジタルI信号、デジタルQ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース46に出力する。

マイクロ波送受信部インターフェース46は、変換・識別情報処理回路(図示しない)を備えている。この変換・識別情報処理回路は、第1 10 実施形態における変復調処理部81のマイクロ波送受信部インターフェース28の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。

マイクロ波送受信部インターフェース46の変換・識別情報処理回路 15 は、受信時に、復調器(DEM)22からの受信シンボルクロックに同 期して、復号器(DEC)71からの受信デジタルBB信号に、信号レ ベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報 の除去処理(識別情報除去処理)を施した受信データを生成し、マイク ロプロセッサー信号処理部4(マイクロプロセッサー信号処理部インタ 20 ーフェース47)に出力する。

マイクロ波送受信部インターフェース46の変換・識別情報処理回路は、送信時に、復調器(DEM)22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部4(マイクロプロセッサー信号処理部インターフェース47)からの送信データに、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の付加処理(識別情報付加処理)を施して符号器(ENC)72に出力する。

25

符号器(ENC) 72は、復調器(DEM) 22からの受信シンボル

クロックに同期して、マイクロ波送受信部インターフェース 4 6 からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号(送信デジタル B B 信号)としてデジタル I 信号、デジタル Q 信号を生成して D / A 変換器 2 5 - 1、2 5 - 2に出力する。

5

10

20

D/A変換器25-1、25-2は、復調器(DEM) 22からの受信シンボルクロックに同期して、デジタルI信号、デジタルQ信号を送信アナログベースバンド信号(送信アナログBB信号)として、搬送波の振幅を示すアナログI信号、アナログQ信号に変換して変調器(MOD) 23に出力する。

変調器(MOD)23は、送信アナログベースバンド信号(送信アナログBB信号)であるアナログI信号、アナログQ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号(送信IF信号)を生成し、帯域通過フィルター(BPF)62を介して周波数変換器(CON 15 V)61に出力する。

次に、マイクロプロセッサー信号処理部4について説明する。

マイクロプロセッサー信号処理部インターフェース47は、マイクロ波送受信部3がマイクロプロセッサー信号処理部4に装着されているか否かにより、マイクロプロセッサー信号処理回路(CPU)48に出力されるクロックの発生源を切り替える。

マイクロプロセッサー信号処理部インターフェース47は、マイクロ 波送受信部 3 がマイクロプロセッサー信号処理部 4 に装着されたとき、 復調器 (DEM) 2 2 からの受信シンボルクロックをマイクロプロセッサー信号処理回路 (CPU) 4 8 に出力する。このとき、マイクロプロセッサー信号処理部インターフェース 4 7 は、マイクロプロセッサー信号処理部 4 のクロック発生器からのクロックがマイクロプロセッサー信号処理回路 (CPU) 4 8 に出力されないように、そのクロック発生器

を制御する。

5

マイクロプロセッサー信号処理部インターフェース47は、変換回路 (図示しない)を備えている。この変換回路は、第1実施形態における マイクロプロセッサー信号処理部2のマイクロ波送受信部インターフェ ース29の変換回路の機能と同じ変換回路が内蔵されている。この変換 回路は、受信データ、送信データに信号レベル変換処理、パラレルビッ ト変換処理を施す。

マイクロプロセッサー信号処理部インターフェース47の変換回路は、受信時に、復調器(DEM)22からの受信シンボルクロックに同期し
10 て、マイクロ波送受信部3(マイクロ波送受信部インターフェース46)からの受信データに信号レベル変換処理、パラレルビット変換処理を施し、その受信データをマイクロプロセッサー信号処理回路(CPU)48に出力する。

マイクロプロセッサー信号処理部インターフェース47の変換回路は、 15 送信時に、復調器(DEM)22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路(CPU)48からの送信データに信号レベル変換処理、パラレルビット変換処理を施し、その送信データをマイクロ波送受信部インターフェース46に出力する。

マイクロプロセッサー信号処理回路(CPU)48は、メモリに記憶 20 された複数のプログラムのうちの応用プログラム(例えば電子メール処 理プログラムなど)(図示しない)を実行する。

マイクロプロセッサー信号処理回路(CPU)48は、受信時に、その応用プログラム(例えば電子メール処理プログラムなど)により、マイクロプロセッサー信号処理部インターフェース47からの受信データ を処理する。

マイクロプロセッサー信号処理回路(CPU)48は、送信時に、応用プログラム(例えば電子メール処理プログラムなど)によって生成さ

れた送信データを、復調器 (DEM) 2 2 からの受信シンボルクロック に同期して、マイクロプロセッサー信号処理部インターフェース 4 7 に 出力する。

次に、第2実施形態の情報処理端末システムが信号を受信したときの 5 動作を説明する。この動作については第1実施形態と重複する説明を省 略する。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器(DEM)22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、復号器(DEC)71、D/A変換器25-1、25-2、符号器(ENC)72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48に出力される。

復調器(DEM)22からのアナログI信号、アナログQ信号は、A /D変換器24-1、24-2によって、受信シンボルクロックに同期 したサンプリング周波数でサンプリングされ、受信デジタルBB信号と してデジタルI信号、デジタルQ信号に変換され、復号器(DEC)7 1に出力される。

20

A/D変換器24-1、24-2からのデジタルI信号、デジタルQ信号は、復号器(DEC)71によって、誤り訂正、復号化の処理が施され、復調器(DEM)22からの受信シンボルクロックに同期してマ25 イクロ波送受信部インターフェース46に出力される。

復号器(DEC)71からの受信データは、マイクロ波送受信部インターフェース46によって、復調器(DEM)22からの受信シンボル

15

25

クロックに同期して、信号レベル変換処理、パラレルビット変換処理、 識別情報除去処理が施された受信データに変換され、マイクロプロセッ サー信号処理部インターフェース47に出力される。

マイクロ波送受信部インターフェース46からの受信データは、マイ クロプロセッサー信号処理部インターフェース47によって、復調器(D E M) 22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理 回路(C P U) 48に出力される。

マイクロプロセッサー信号処理回路(CPU)48は、メモリに記憶 10 された応用プログラム(例えば電子メール処理プログラム)により、マ イクロプロセッサー信号処理部インターフェース47からの受信データ を処理する。

次に、第2実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。この動作については第1実施形態と重複する説明を省 略する。

マイクロプロセッサー信号処理回路(CPU)48は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、その応用プログラムによって、復調器(DEM)22からの受信シンボルクロックに同期して、その送信データをマイクロプロセッサー信20号処理部インターフェース47に出力する。

マイクロプロセッサー信号処理回路(CPU)48からの送信データは、マイクロプロセッサー信号処理部インターフェース47によって、復調器(DEM)22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース46に出力される。

マイクロプロセッサー信号処理部インターフェース 4 7 からの送信データは、マイクロ波送受信部インターフェース 4 6 によって、復調器(D

EM) 22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報付加処理が施され、符号器(ENC)72に出力される。

マイクロ波送受信部インターフェース46からの送信データは、符号 器(ENC) 72によって、復調器(DEM) 22からの受信シンボルクロックに同期して、送信デジタルベースバンド信号(送信デジタルB B信号)として、誤り訂正用冗長情報を付加する処理、符号化の処理が施されたデジタルI信号、デジタルQ信号に変換され、D/A変換器25-1、25-2に出力される。

- 10 符号器(ENC) 72からのデジタルI信号、デジタルQ信号は、D /A変換器25-1、25-2によって、復調器(DEM) 22からの 受信シンボルクロックに同期して、送信アナログBB信号としてアナロ グI信号、アナログQ信号に変換され、変調器(MOD) 23に出力さ れる。
- 15 D/A変換器25-1、25-2からの送信アナログBB信号(アナログI信号、アナログQ信号)は、変調器(MOD) 23によって、送信IF信号に変換され、帯域通過フィルター(BPF) 62に出力される。

第2実施形態の情報処理端末システムでは、A/D変換器24-1、20 24-2、復号器(DEC)71、D/A変換器25-1、25-2、符号器(ENC)72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48は、復調器(DEM)22からの受信シンボルクロックに同期したタイミングで動作する。このため、第2 実施形態の情報処理端末システムでは、第2従来例の情報処理端末システムでは、第2従来例の情報処理端末システムでは、第2従来例の情報処理端末システムでは、タイミング調整処理に伴う受信デ施形態の情報処理端末システムでは、タイミング調整処理に伴う受信デ

ータバッファ回路、送信データバッファ回路、タイミング調整回路が必要ない。これにより、第2実施形態の情報処理端末システムのマイクロ波送受信部3、マ

イクロプロセッサー信号処理部4(マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47)では、第2従来例の情報処理端末システムのマイクロ波送受信部17、マイクロプロセッサー信号処理部18(マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74)よりも小型にすることができる。このように、第2実施形態の情報処理端末システムでは、小型化を実現できる。

第2実施形態の情報処理端末システムでは、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第2実施形態の情報処理端15末システムは、第2従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第2実施形態の情報処理端末システムでは、低消費電力を実現できる。

10

第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、マイクロプロセッサー信号処理部4(マイクロ波送受信部インターフェ20 ース46、マイクロプロセッサー信号処理部インターフェース47)に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、信号の送受信(入出力)に伴ってマイクロ波送受信部3、マイクロプロセッサー信号処理部4(マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47)が発熱する発熱量は、第2従来例の情報処理端末システムにおけるマイクロ波送受信部17、マイクロプロセッサー信号処理部18(マイクロ波送受信部インターフェース73、マイクロプロ

セッサー信号処理部インターフェース 7 4) が発熱する発熱量よりも小さい。このように

、第2実施形態の情報処理端末システムでは、低発熱化を実現できる。 第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、

5 マイクロプロセッサー信号処理部4(マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47)に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、マイクロプロセッサー信号処理部4(マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47)を製造する製造コストは、第2従来例の情報処理端末システムにおけるマイクロ波送受信部17、マイクロプロセッサー信号処理部インターフェース73、マイクロプロセッサー信号処理部インターフェース74)を製造する製でもる。

第2従来例の情報処理端末システムでは、タイミング調整処理により、 伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性 がある。第2実施形態の情報処理端末システムでは、上述のように、第 2従来例の情報処理端末システムで行われるタイミング調整処理が不要 であり、A/D変換器24-1、24-2、復号器(DEC)71、D /A変換器25-1、25-2、符号器(ENC)72、マイクロ波送 受信部インターフェース46、マイクロプロセッサー信号処理部インタ ーフェース47、マイクロプロセッサー信号処理回路(CPU)48は、 復調器(DEM)22からの受信シンボルクロックに同期したタイミン グで動作する。このため、第2実施形態の情報処理端末システムでは、

20

25

スループットの低下を防止する。

第2実施形態の情報処理端末システムでは、マイクロ波送受信部3を 着脱できる構造である。一般的な情報処理を行うために第2実施形態の 情報処理端末システムを情報処理端末として使用する場合、送受信装置 (マイクロ波送受信部3)の機能が使用されない。このため、ユーザは、 マイクロ波送受信部3とマイクロプロセッサー信号処理部4とを分離し て、マイクロプロセッサー信号処理部4の機能のみで第2実施形態の情 報処理端末システムを情報処理端末として使用できる。したがって、第 2実施形態の情報処理端末システムでは、情報処理端末として利用する ときの携帯性が向上する。

第2実施形態の情報処理端末システムでは、ハードウェア(マイクロ波送受信部3)とソフトウェア(マイクロプロセッサー信号処理部4)とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第2実施形態の情報処理端末システムでは、ハードウェアに依存した仕様(例示:無線周波数)を変更する場合、ハードウェア(マイクロ波送受信部3)のみを交換すればよい。したがって、第2実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。

このように、第2実施形態の情報処理端末システムでは、利用性(携帯性、経済性)が向上する。

20 なお、第2実施形態の情報処理端末システムでは、変復調処理部82 が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間 号処理部4からの送信データを送信変調波信号であるところの送信中間 25 周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部82が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換し

てマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号として送信 RF信号に変換して高周波処理部21に出力することもできる。

この場合、本発明の第2実施形態の情報処理端末システムの変形例と 5 して、図11に示されるように、高周波処理部21は、デュープレクサ ー(DUP) 52、低雑音増幅器(LNA) 53、帯域通過フィルター (BPF) 54、60、電力増幅器(PA) 59を備えている。

復調器 (DEM) 2 2 は、帯域通過フィルター (BPF) 5 4 からの 受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信 号) に変換してA/D変換器 2 4 - 1、2 4 - 2 に出力する。

復調器 (DEM) 22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍 (nは整数)の周波数を有する受信シンボルクロックを生成 (再生)して、A/D変換器24-1、24-2、復号器 (DEC) 71、D/A変換器25-1、25-2、符号器 (ENC) 72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路 (CPU) 48に出力する。

変調器 (MOD) 2 3 は、送信アナログ B B 信号 (アナログ I 信号、アナログ Q 信号) を変調して送信 R F 信号に変換し、帯域通過フィルタ つ (B P F) 6 0 を介して電力増幅器 (P A) 5 9 に出力する。

(第3実施形態)

10

25

図4は、本発明の第3実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第3実施形態の情報処理端末システムでは、第1実施形態の効果に加えて、第2実施形態の効果も実現する。第3実施形態では、前述と重複する説明を省略する。

第3実施形態の情報処理端末システムは、ネットワークに接続された

アンテナ51と、マイクロ波送受信部5と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部5とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第3実施形態の情報処理端末システムは、第1実施形態の情報処理端末システムのマイクロ波送受信部1、マイクロプロセッサー信号処理部2に代えて、マイクロ波送受信部5、マイクロプロセッサー信号処理部6を具備する。

このマイクロ波送受信部 5 は、高周波処理部 2 1、変復調処理部 8 3 を備えている。この高周波処理部 2 1 は、第 1 実施形態と同じである(図 2 参照)。

変復調処理部83は、復調器 (DEM) 22、変調器 (MOD) 23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器24-1、24-2、デジタル/アナログ (D/A) 変換器25-1、25-2、マイクロ波送受信部インターフェース (I/F) 31を備えている。復調器 (DEM) 22、変調器 (MOD) 23、A/D変換器24-1、24-2、D/A変換器25-1、25-2は、第1実施形態と同じである (図2参照)。すなわち、変復調処理部83は、第1実施形態における変復調処理部81のクロック発生器27、マイクロ波送受信部インターフェース28に代えて、マイクロ波送受信部インターフェース31を備えている。

マイクロプロセッサー信号処理部6は、マイクロプロセッサー信号処理部インターフェース(I/F)34、マイクロプロセッサー信号処理回路(CPU)26を備えている。マイクロプロセッサー信号処理回路(CPU)26は、第1実施形態と同じである(図2参照)。すなわち、

25 マイクロプロセッサー信号処理部6は、第1実施形態におけるマイクロ プロセッサー信号処理部2のマイクロプロセッサー信号処理部インターフェース29に代えて、マイクロプロセッサー信号処理部インターフェ

ース34を備えている。

マイクロプロセッサー信号処理部6は、更に、クロック発生器(図示しない)を備えている。

第3実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部6からマイクロ波送受信部5を着脱できる構造である。マイクロ 波送受信部5とマイクロプロセッサー信号処理部6とが分離されている ときでも、マイクロプロセッサー信号処理回路(CPU)26は、マイクロプロセッサー信号処理回路(CPU)26は、マイクロプロセッサー信号処理部6のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信10機能を利用しない表計算や文書作成など一般のプログラム(図示しない)を実行することができ、前記の一般的な情報処理(情報処理端末の機能のみが使用される処理)を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部6の機能のみでも第3実施形態の情報処理端末システムを情報処理端末として使用できる。

15 変復調処理部83の復調器(DEM)22は、搬送波再生回路(図示しない)、受信シンボルクロック再生回路(図示しない)を備えている。変復調処理部83の復調器(DEM)22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器(DEM)22の搬送波再生回路と同じである。

20 この復調器(DEM) 2 2 の受信シンボルクロック再生回路は、第1 実施形態における変復調処理部 8 1 の復調器(DEM) 2 2 の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重量されている受信シンボル周波数のn倍(nは整数)の周波数を有する25 受信シンボルクロックを生成(再生)して、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3

4、マイクロプロセッサー信号処理回路(CPU)26に出力する。

A/D変換器 2 4-1、2 4-2 は、受信シンボルクロックに同期したサンプリング周波数で復調器 (DEM) 2 2 からのアナログ I 信号、アナログ Q 信号をサンプリングし、サンプリング時のアナログ I 信号、ストロゼ Q 信号が示す物 英雄の振幅に対応した デジタル同和成分信号

アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタル I 信号)、デジタル直交成分信号(デジタルQ信号)を受信デジタルペースバンド信号(受信デジタルBB信号)として生成(変換) してマイクロ波送受信部インターフェース31に出力する。

マイクロ波送受信部インターフェース 3 1 は、変換回路(図示しない) 10 を備えている。マイクロ波送受信部インターフェース 3 1 の変換回路の 機能は、第 1 実施形態における変復調処理部 8 1 のマイクロ波送受信部 インターフェース 2 8 の変換回路の機能と同じである。

マイクロ波送受信部インターフェース 3 1 は、受信時に、復調器 (DEM) 2 2 からの受信シンボルクロックに同期して、A/D変換器 2 4 15 -1、2 4 - 2 からの受信デジタルBB信号 (デジタル I信号、デジタルQ信号) に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルBB信号 (デジタル I信号、デジタルQ信号) をマイクロプロセッサー信号処理部 6 に出力する。

マイクロ波送受信部インターフェース 3 1 は、送信時に、復調器(D E M) 2 2 からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部インターフェース 3 4)からの送信デジタルベースバンド信号(送信デジタル B B 信号)であるデジタル I 信号、デジタル Q 信号に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタル B B 信号(デジタル I 信号、デジタル Q 信号に C デジタル C に出力する。

マイクロプロセッサー信号処理部インターフェース34は、マイクロ波送受信部5がマイクロプロセッサー信号処理部6に装着されているか

否かにより、マイクロプロセッサー信号処理回路(CPU)26に出力 されるクロックの発生源を切り替える。

マイクロプロセッサー信号処理部インターフェース34は、マイクロ 波送受信部5がマイクロプロセッサー信号処理部6に装着されたとき、5 復調器(DEM) 22からの受信シンボルクロックをマイクロプロセッサー信号処理回路(CPU) 26に出力する。このとき、マイクロプロセッサー信号処理部インターフェース34は、マイクロプロセッサー信号処理部6のクロック発生器からのクロックがマイクロプロセッサー信号処理回路(CPU) 26に出力されないように、そのクロック発生器 10 を制御する。

マイクロプロセッサー信号処理部インターフェース34は、変換回路(図示しない)を備えている。マイクロプロセッサー信号処理部インターフェース34の変換回路の機能は、第1実施形態におけるマイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理部インターフェース29の変換回路の機能と同じである。

15

マイクロプロセッサー信号処理部インターフェース34の変換回路は、受信時に、復調器(DEM)22からの受信シンボルクロックに同期して、マイクロ波送受信部5(マイクロ波送受信部インターフェース31)からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)に信20号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルBB信号(デジタルI信号、デジタルQ信号)をマイクロプロセッサー信号処理回路(CPU)26に出力する。

マイクロプロセッサー信号処理部インターフェース34の変換回路は、送信時に、復調器(DEM)22からの受信シンボルクロックに同期し 25 て、マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)に信号レベル変換処理、パラレルピット変換処理を施し、その送信デジタルBB信号(デジ

タル I 信号、デジタルQ信号)をマイクロ波送受信部インターフェース 3 1 に出力する。

次に、第3実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。この動作については第1実施形態と重複する説明を省 略する。

5

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器(DEM)22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力される。

15 復調器 (DEM) 22からのアナログ I 信号、アナログ Q 信号は、A / D変換器 24-1、24-2によって、受信シンボルクロックに同期 したサンプリング 問波数でサンプリングされ、受信デジタル B B 信号としてデジタル I 信号、デジタル Q 信号に変換され、マイクロ波送受信部 インターフェース 31 に出力される。

20 A/D変換器 2 4-1、2 4-2からの受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース 3 1 の変換回路によって、復調器(D E M) 2 2 からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース 3 4 に出力25 される。

マイクロ波送受信部インターフェース31からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号

処理部インターフェース34の変換回路によって、復調器(DEM)22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路(CPU)26に出力される。

5 マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理回路(CPU)26が実行する通信処理プログラムによって、復調器(DEM)22からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)により、受信データを処理する。

次に、第3実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。この動作については第1実施形態と重複する説明を省 15 略する。

マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、復調器(DEM)22からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。

マイクロプロセッサー信号処理回路(CPU)26からの送信デジタ 25 ルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、復調器(DEM)22からの受信シンボルクロックに同期して、信号レベル変換処

理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。

マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース31の変換回路によって、復調器(DEM)22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。

マイクロ波送受信部インターフェース 3 1 からの送信デジタル B B 信 10 号 (デジタル I 信号、デジタル Q 信号) は、 D / A 変換器 2 5 - 1 、 2 5 - 2 によって、復調器 (D E M) 2 2 からの受信シンボルクロックに同期して、送信アナログ B B 信号 (アナログ I 信号、アナログ Q 信号) に変換され、変調器 (M O D) 2 3 に出力される。

D/A変換器 2 5 - 1、 2 5 - 2 からの送信アナログ B B 信号(アナ 15 ログ I 信号、アナログ Q 信号)は、変調器(M O D) 2 3 によって、送信 I F 信号に変換され、帯域通過フィルター(B P F) 6 2 に出力される。

第3実施形態の情報処理端末システムでは、A/D変換器24-1、24-2、復号器(DEC)71、D/A変換器25-1、25-2、20 マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26は、復調器(DEM)22からの受信シンボルクロックに同期したタイミングで動作する。このため、第3実施形態の情報処理端末システムでは、第2従来例、第1実施形態の情報処理端末システムで行われるタイミング調整処理が不要になる。したがって、第3実施形態の情報処理端末システムで行われるタイミング調整処理が不要になる。したがって、第3実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路、データ(信

号)を監視する機能、割込回路が必要ない。このように、第3実施形態の情報処理端末システムでは、第1実施形態の効果に加えて、第2実施形態の効果も実現する。

なお、第3実施形態の情報処理端末システムでは、変復調処理部83 が、受信時に、高周波処理部21からの受信変調波信号であるところの 受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換して マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロ セッサー信号処理部6からの送信デジタルBB信号を送信変調波信号で あるところの送信中間周波信号(送信IF信号)に変換して高周波処理 10 部21に出力しているが、これに限定されない。変復調処理部83が、 受信時に、高周波処理部21からの受信変調波信号として受信RF信号 を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6 に出力し、送信時に、マイクロプロセッサー信号処理部6 に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デ ジタルBB信号を送信変調波信号として送信RF信号に変換して高周波 処理部21に出力することもできる。

この場合、本発明の第3実施形態の情報処理端末システムの変形例として、図12に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。

20 復調器 (DEM) 2 2 は、帯域通過フィルター (BPF) 5 4 からの受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信号) に変換してA/D変換器 2 4 - 1、2 4 - 2 に出力する。

復調器 (DEM) 22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍(nは整25 数)の周波数を有する受信シンボルクロックを生成(再生)して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理

部インターフェース 3 4、マイクロプロセッサー信号処理回路(CPU) 2 6 に出力する。

変調器(MOD)23は、送信アナログBB信号(アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター(BPF)60を介して電力増幅器(PA)59に出力する。

(第4実施形態)

図5は、本発明の第4実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第4実施形態の情報処理端末システムでは、第3実施形態の効果に10 加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて生成できる。第4実施形態では、前述と重複する説明を省略する。

第4実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部7と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部7とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第4実施形態の情報処理端末システムは、第3実施形態の情報処理端末システムは、第3実施形態の情報処理端末システムのマイクロ波送受信部5に代えて、マイクロ波送受信部7を具備する。

- 20 第4実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部6からマイクロ波送受信部7を着脱できる構造である。マイクロ 波送受信部7とマイクロプロセッサー信号処理部6とが分離されている とき、ユーザは、マイクロプロセッサー信号処理部6の機能のみで第4 実施形態の情報処理端末システムを情報処理端末として使用できる。
- 25 マイクロ波送受信部7は、高周波処理部21、変復調処理部84を備 えている。この高周波処理部21は、第1実施形態と同じである(図2 参照)。

変復調処理部 8 4 は、復調器 (DEM) 2 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器 2 4 - 1、2 4 - 2、デジタル/アナログ (D/A) 変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース (I/F) 3 1、クロック発生器 (CLOCK GEN) 3 5を備えている。復調器 (DEM) 2 2、変調器 (MOD) 2 3、A/D 変換器 2 4 - 1、2 4 - 2、D/A 変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1 は、第 3 実施形態と同じである (図4参照)。すなわち、変復調処理部 8 4 は、第 3 実施形態における変復調処理部 8 3 の構成に加えて、クロック発生器 3 5 を更に備えている。

・変復調処理部84の復調器(DEM)22は、搬送波再生回路(図示しない)、受信シンボルクロック再生回路(図示しない)を備えている。変復調処理部84の復調器(DEM)22の搬送波再生回路は、第1実施形態における変復調処

15 理部 8 1 の復調器 (DEM) 2 2 の搬送波再生回路と同じである。

この復調器 (DEM) 22の受信シンボルクロック再生回路は、第3 実施形態における変復調処理部83の復調器 (DEM) 22の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重 20 畳されている受信シンボル周波数のn倍 (nは整数)の周波数を有する受信シンボルクロックを生成 (再生)して、クロック発生器35に出力する。

クロック発生器 3 5 としては、分周回路、PLL (Phase Locked Loop) 回路が用いられる。このクロック発生器 3 5 は、25 復調器 (DEM) 2 2 からの受信シンボルクロックに基づいて、 2 次受信シンボルクロックを生成して、その 2 次受信シンボルクロックの受け側である A / D 変換器 2 4 - 1、 2 4 - 2、 D / A 変換器 2 5 - 1、 2

5-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力する。この2次受信シンボルクロックは、受信シンボルクロックに同期しているが、受信シンボルクロックの周波数とは異なる周波数を有する。

A/D変換器 2 4 - 1、2 4 - 2が、受信アナログ B B 信号を受信デジタル B B 信号に変換するときに 4 倍オーバーサンプリング(n = 4)で行う場合、クロック発生器 3 5 は、受信シンボル周波数の 4 倍の周波数を有する 2 次受信シンボルクロックを生成して A/D変換器 2 4 - 1、10 2 4 - 2に出力する。 D/A変換器 2 5 - 1、2 5 - 2 が送信デジタル B B 信号を送信アナログ B B 信号に変換するときに用いられる送信シンボル周波数が受信シンボルクロックの周波数の 1 0 分の 1 である場合、クロック発生器 3 5 は、受信シンボル周波数の(1 / 1 0)倍の周波数を有する 2 次受信シンボルクロックを生成して D/A変換器 2 5 - 1、15 2 5 - 2に出力する。このように、第 4 実施形態の情報処理端末システムでは、第 3 実施形態の効果に加えて、受信シンボルクロックに同期した 2 次受信シンボルクロックを、その 2 次受信シンボルクロックの受け側の用途に合わせて生成できる。

次に、第4実施形態の情報処理端末システムが信号を受信したときの 20 動作を説明する。この動作については第3実施形態と重複する説明を省 略する。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した1次受信シンボルクロックが復調器(DEM)22の受信シンボルクロック再生回路によって再生され、クロック発生器35に出力される。

25

この1次受信シンボルクロックを入力として、クロック発生器35は2次受信シンボルクロックを生成し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力する。

復調器 (DEM) 2 2からのアナログ I 信号、アナログ Q 信号は、A / D変換器 2 4 - 1、2 4 - 2によって、クロック発生器 3 5 からの 2 次受信シンボルクロックに同期したサンプリング 周波数でサンプリング され、受信デジタル B B 信号としてデジタル I 信号、デジタル Q 信号に 変換され、マイクロ波送受信部インターフェース 3 1 に出力される。

A/D変換器24-1、24-2からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース34に出力される。

マイクロ波送受信部インターフェース31からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器3520からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路(CPU)26に出力される。

マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロ25 セッサー信号処理回路(CPU)26が実行する通信処理プログラムによって、クロック発生器35からの2次受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、

デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)により、受信データを処理する。

次に、第4実施形態の情報処理端末システムが信号を送信するときの 5 動作を説明する。この動作については第3実施形態と重複する説明を省 略する。

マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、クロック発生器35からの2次受信10シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。

15 マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インター20フェース31に出力される。

マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。

25

マイクロ波送受信部インターフェース31からの送信デジタルBB信

号(デジタル I 信号、デジタル Q 信号)は、 D / A 変換器 2 5 - 1、 2 5 - 2 によって、クロック発生器 3 5 からの 2 次受信シンボルクロック に同期して、送信アナログ B B 信号(アナログ I 信号、アナログ Q 信号) に変換され、変調器(M O D) 2 3 に出力される。

5 D/A変換器25-1、25-2からの送信アナログBB信号(アナログI信号、アナログQ信号)は、変調器(MOD)23によって、送信IF信号に変換され、帯域通過フィルター(BPF)62に出力される。

第4実施形態の情報処理端末システムでは、第3実施形態の効果に加 10 えて、受信シンボルクロックに同期した2次受信シンボルクロックを、 その2次受信シンボルクロックの受け側の用途に合わせて生成できる。

なお、第4実施形態の情報処理端末システムでは、変復調処理部84が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6がらの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部84が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

この場合、本発明の第4実施形態の情報処理端末システムの変形例と 25 して、図13に示されるように、高周波処理部21は、デュープレクサ ー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター (BPF)54、60、電力増幅器(PA)59を備えている。

復調器 (DEM) 2 2 は、帯域通過フィルター (BPF) 5 4 からの受信RF信号を受信アナログBB信号(アナログI信号、アナログQ信号)に変換してA/D変換器 24-1、 24-2 に出力する。

復調器 (DEM) 22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍 (nは整数)の周波数を有する受信シンボルクロックを生成 (再生)して、クロック発生器35に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理部インターフェース35からの2次受信シンボルクロックに同期して動作する。

10

変調器 (MOD) 2 3 は、送信アナログBB信号 (アナログI信号、アナログQ信号) を変調して送信RF信号に変換し、帯域通過フィルター (BPF) 6 0 を介して電力増幅器 (PA) 5 9 に出力する。

15 また、本発明では、第4² 実施形態の情報処理端末システムとして、 図18に示されるように、第4実施形態の情報処理端末システムを第2 実施形態の情報処理端末システムに適用することができる。

第4、実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部20 4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48を備えている。第4、実施形態の情報処理端末システムでは、マイクロ波送受信部7は、変復調処理部84に代えて、変復調処理部84、を備えている。変復調処理部8254、は、復調器(DEM)22、変調器(MOD)23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24ー1、24-2、D/A変換器25-1、25-2、復号器(DEC)7

PCT/JP2004/004618

1、符号器(ENC)72、マイクロ波送受信部インターフェース46、 クロック発生器35を備えている。

WO 2004/091108

この場合、クロック発生器 3 5 は、復調器 (DEM) 2 2 からの 1 次受信シンボルクロックに基づいて、2 次受信シンボルクロックを生成して、その 2 次受信シンボルクロックの受け側である A / D変換器 2 4 - 1、2 4 - 2、 D / A 変換器 2 5 - 1、 2 5 - 2、 復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 4 6、マイクロプロセッサー信号処理部インターフェース 4 7、マイクロプロセッサー信号処理部インターフェース 4 7、マイクロプロセッサー信号処理器 2 5 - 1、 2 5 - 2、 復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 4 6、マイクロプロセッサー信号処理部インターフェース 4 7、マイクロプロセッサー信号処理部インターフェース 4 7、マイクロプロセッサー信号処理部インターフェース 4 7、マイクロプロセッサー信号処理部インターフェース 5 からの 2 次受信シンボルクロックに同期して動作する。

15 また、第4、実施形態の情報処理端末システムでは、変復調処理部84、が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部84、が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に対して送信で変換して高周波処理部21に出力することもできる。

この場合、本発明の第4、実施形態の情報処理端末システムの変形例として、図23に示されるように、高周波処理部21は、デュープレク

サー (DUP) 5 2 、低雑音増幅器 (LNA) 5 3 、帯域通過フィルター (BPF) 5 4 、6 0 、電力増幅器 (PA) 5 9 を備えている。

復調器 (DEM) 2 2 は、帯域通過フィルター (BPF) 5 4 からの受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信号) に変換してA/D変換器 2 4-1、2 4-2 に出力する。

復調器(DEM) 2 2 の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍(nは整数)の周波数を有する1次シンボルクロックを生成(再生)して、クロック発生器35に出力する。A/D変換器24-1、24-2、D/A2、変換器25-1、25-2、復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48は、クロック発生器35からの2次受信シンボルクロックに同期して動作する。

2 変調器 (MOD) 2 3 は、送信アナログ B B 信号 (アナログ I 信号、アナログ Q 信号) を変調して送信 R F 信号に変換し、帯域通過フィルター (B P F) 6 0 を介して電力増幅器 (P A) 5 9 に出力する。

(第5実施形態)

図6は、本発明の第5実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第5実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路(CPU)に出力されるり口ででは、そのマイクロプロセッサー信号処理回路(CPU)が常に動作する。第5実施形態では、前述と重複する説明を省略する。

第5実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部9と、マイクロプロセッサー信号処理部10とを具備する。アンテナ51とマイクロ波送受信部9とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部10は、情報処理端末である。すなわち、第5実施形態の情報処理端末システムは、第3実施形態の情報処理端末システムのマイクロ波送受信部5、マイクロプロセッサー信号処理部6に代えて、マイクロ波送受信部9、マイクロプロセッサー信号処理部10を具備する。

このマイクロ波送受信部9は、高周波処理部21、変復調処理部85 10 を備えている。この高周波処理部21は、第1実施形態と同じである(図 2参照)。

変復調処理部 8 5 は、復調器 (DEM) 2 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器 2 4 - 1、2 4 - 2、デジタル/アナロ15 グ (D/A) 変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース (I/F) 3 1を備えている。復調器 (DEM) 2 2、変調器 (MOD) 2 3、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1 は、第 3 実施形態と同じである (図 4 参照)。

20 マイクロプロセッサー信号処理部10は、マイクロプロセッサー信号 処理部インターフェース(I/F)34、マイクロプロセッサー信号処理 理回路(CPU)26、クロック発生器(CLOCK GEN)36を 備えている。マイクロプロセッサー信号処理部インターフェース34、 マイクロプロセッサー信号処理回路26は、第3実施形態と同じである 25 (図4参照)。

第5実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部10からマイクロ波送受信部9を着脱できる構造である。マイク

口波送受信部9とマイクロプロセッサー信号処理部10とが分離されているときでも、マイクロプ

ロセッサー信号処理回路(CPU)26は、クロック発生器36からの後述のクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成などの一般のプログラム(図示しない)を実行することができ、前記の一般的な情報処理(情報処理端末の機能のみが使用される処理)を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部10の機能のみでも第5実施形態の情報処理端末システムを情報処理端末として使用できる。

変復調処理部85の復調器(DEM)22は、搬送波再生回路(図示しない)、受信シンボルクロック再生回路(図示しない)を備えている。変復調処理部85の復調器(DEM)22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器(DEM)22の搬送波再生回路と同じである。

10

15

この復調器(DEM) 2 2 の受信シンボルクロック再生回路は、第 3 実施形態における変復調処理部 8 3 の復調器(DEM) 2 2 に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログ B B 信号に重畳されている受信シンボル周波数 20 のn倍(nは整数)の周波数を有する受信シンボルクロックを生成(再生)して、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、クロック発生器 3 6 に出力する。

25 クロック発生器 3 6 としては、分周回路、 P L L (P h a s e L o c k e d L o o p) 回路が用いられる。クロック発生器 3 6 は、復調器 (D E M) 2 2 からの受信シンボルクロックを 1 次クロックとして入

カし、そのPLL回路により、その1次クロックに同期した2次クロックを生成し、マイクロプロセッサー信号処理回路(CPU)26に出力する。1次クロックがない場合、クロック発生器36は、自走発振して2次クロックをマイクロプロセッサー信号処理回路(CPU)26に出力する。

次に、第5実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第3実施形態と重複する説明を省略する。

5

帯域通過フィルター (BPF) 5 6からの受信 I F信号は、復調器(D E M) 2 2によって、受信アナログ B B 信号としてアナログ I 信号、アナログ Q 信号に変換され、A / D 変換器 2 4 - 1、2 4 - 2に出力される。この受信アナログ B B 信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器 (D E M) 2 2 の受信シンボルクロックが復調器 (D E M) 2 2 の受信シンボルクロック再生回路によって再生され、A / D 変換器 2 4 - 1、2 4 - 2、D / 15 A 変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、クロック発生器 3 6 に出力される。クロック発生器 3 6 は、復調器 (D E M) 2 2 からの受信シンボルクロック (1 次クロック) に同期した 2 次クロックを生成し、マイクロプロセッサー信号処理回路 (C P U) 2 6 に出力 する。

マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理回路(CPU)26が実行する通信処理プログラムによって、クロック発生器36からの2次クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プ

ログラム)により、受信データを処理する。

次に、第5実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。この動作については第3実施形態と重複する説明を省 略する。

5 マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、クロック発生器36からの2次クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を10 施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。

第5実施形態の情報処理端末システムでは、受信断の場合、又は、マ イクロ波送受信部9とマイクロプロセッサー信号処理部10とが何らか の理由で分離された場合、マイクロプロセッサー信号処理部10は、受 15 信シンボルクロック(1次クロック)を入力できなくなる。この場合で も、クロック発生器36のPLL回路の自走発振により、2次クロック がマイクロプロセッサー信号処理回路(CPU)26に出力される。こ のため、マイクロ波送受信部9がマイクロプロセッサー信号処理部10 に装着されている場合や、マイクロ波送受信部9とマイクロプロセッサ 20 ー信号処理部10とが分離されている場合でも、マイクロプロセッサー 信号処理回路 (CPU) 2 6 は、クロック発生器 3 6 からの 2 次クロッ クに同期したタイミングで動作する。このように、第5実施形態の情報 **処理端末システムでは、第3実施形態の効果に加えて、受信シンボルク** ロックがマイクロ波送受信部9からマイクロプロセッサー信号処理部1 25 0に出力されない状況でも、マイクロプロセッサー信号処理部10内の マイクロプロセッサー信号処理回路(CPU)26に出力されるクロッ

クの発生源を切り替える必要がなく、そのマイクロプロセッサー信号処理回路(CPU)26が常に動作する。

本実施例では、クロック発生器 3 6 が、1 次クロックである受信シンボルクロックに同期した 2 次クロックをマイクロプロセッサー信号処理回路(CPU) 2 6 に供給しているが、受信シンボルクロックの周波数とは異なる周波数を有する 2 次クロックをマイクロプロセッサー信号処理回路(CPU) 2 6 に供給することができる。この結果、第 5 実施形態の情報処理端末システムでは、低電カモード時にマイクロプロセッサー信号処理回路(CPU) 2 6 の動作周波数を下げるなど、動作周波数の変更が容易になる。

10

なお、第5実施形態の情報処理端末システムでは、変復調処理部85 が、受信時に、高周波処理部21からの受信変調波信号であるところの 受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換して マイクロプロセッサー信号処理部10に出力し、送信時に、マイクロプ ロセッサー信号処理部10からの送信デジタルBB信号を送信変調波信 号であるところの送信中間周波信号(送信IF信号)に変換して高周波 処理部21に出力しているが、これに限定されない。変復調処理部85 が、受信時に、高周波処理部21からの受信変調波信号として受信RF 信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理 30 部10に出力し、送信時に、マイクロプロセッサー信号処理 の送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

この場合、本発明の第5実施形態の情報処理端末システムの変形例として、図14に示されるように、高周波処理部21は、デュープレクサ25 ー (DUP) 52、低雑音増幅器 (LNA) 53、帯域通過フィルター (BPF) 54、60、電力増幅器 (PA) 59を備えている。

復調器 (DEM) 22は、帯域通過フィルター (BPF) 54からの

受信RF信号を受信アナログBB信号(アナログI信号、アナログQ信号)に変換してA/D変換器 24-1、 24-2 に出力する。

復調器 (DEM) 2 2 の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンポル周波数のn倍 (nは整5 数)の周波数を有する受信シンボルクロックを生成 (再生)して、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、クロック発生器 3 6に出力する。A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波 送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、クロック発生器 3 6 は、復調器 (DEM) 2 2 からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路 (CPU) 4 8 は、クロック発生器 3 6 からの 2 次受信シンボルクロックに同期して動作する。

2 変調器 (MOD) 2 3 は、送信アナログ B B 信号 (アナログ I 信号、アナログ Q 信号) を変調して送信 R F 信号に変換し、帯域通過フィルター (B P F) 6 0 を介して電力増幅器 (P A) 5 9 に出力する。

また、本発明では、第5′実施形態の情報処理端末システムとして、 図19に示されるように、第5実施形態の情報処理端末システムを第2 20 実施形態の情報処理端末システムに適用することができる。

第5、実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部10に代えて、マイクロプロセッサー信号処理部10、を具備する。マイクロプロセッサー信号処理部10、は、第2実施形態のマイクロプロセッサー信号処理部4のマイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48と、上述のクロック発生器36とを備えている。第5、実施形態の情報処理端末システムでは、マイクロ波送受信部9は、変復調処理部85に

代えて、変復調処理部 8 5 'を備えている。変復調処理部 8 5 'は、復調器 (DEM) 2 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 4 6 を備えている。

5

25

この場合、復調器 (DEM) 2 2 の受信シンボルクロック再生回路は、 復調器(DEM) 22で生成される受信アナログBB信号に重畳されて いる受信シンボル周波数のn倍(nは整数)の周波数を有する受信シン ボルクロックを生成(再生)して、A/D変換器24-1、24-2、 10 D/A変換器25-1、25-2、復号器(DEC)71、符号器(E NC)72、マイクロ波送受信部インターフェース46、マイクロプロ セッサー信号処理部インターフェース47、クロック発生器36に出力 する。A/D変換器24-1、24-2、D/A変換器25-1、25 - 2、復号器(DEC) 7 1、符号器(ENC) 7 2、マイクロ波送受 15 信部インターフェース46、マイクロプロセッサー信号処理部インター フェース47、クロック発生器36は、復調器(DEM)22からの受 信シンボルクロックに同期して動作する。マイクロプロセッサー信号処 理回路・(CPU) 48は、クロック発生器36からの2次受信シンボル 20 クロックに同期して動作する。

また、第5 実施形態の情報処理端末システムでは、変復調処理部85 が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部10 に出力し、送信時に、マイクロプロセッサー信号処理部10 からの送信データを送信変調波信号であるところの送信中間周波信号(送信IF信号)に変

換して高周波処理部21に出力しているが、これに限定されない。変復

調処理部85'が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部10'に出力し、送信時に、マイクロプロセッサー信号処理部10'からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

この場合、本発明の第5′実施形態の情報処理端末システムの変形例として、図24に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。

10 復調器(DEM) 2 2 は、帯域通過フィルター(BPF) 5 4 からの受信RF信号を受信アナログBB信号(アナログI信号、アナログQ信号)に変換してA/D変換器 2 4 - 1、2 4 - 2 に出力する。

復調器 (DEM) 2 2 の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数の n 倍 (n は整15 数) の周波数を有する受信シンボルクロックを生成 (再生) して、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、復号器 (DEС) 7 1、符号器 (ENС) 7 2、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、クロック発生器36に出力する。A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、復号器 (DEС) 7 1、符号器 (ENС) 7 2、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース46、マイクロプロセッサー信号処理回路 (CPU) 4 8 は、クロック発生器36 からの2次受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路 (CPU) 4 8 は、クロック発生器36 からの2次受信シンボルクロックに同期して動作する。

変調器(MOD)23は、送信アナログBB信号(アナログİ信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルタ

- (BPF) 60を介して電力増幅器 (PA) 59に出力する。 (第6実施形態)

図7は、本発明の第6実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第6実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。第6実施形態では、前述と重複する説明を省略する。

10 第6実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部11と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部11とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第6実施形態の情報処理端末システムは、第4実施形態の情報処理端末システムのマイクロ波送受信部7に代えて、マイクロ波送受信部11を具備する。 第6実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6からマイクロ波送受信部11を引加できる構造である。マイクロ波送受信部11とマイクロプロセッサー信号処理部6とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部6の機能のみで第6実施形態の情報処理端末システムを情報処理端末として使用できる。

マイクロ波送受信部11は、高周波処理部37、変復調処理部86を備えている。

高周波処理部 3 7 は、受信時に、アンテナ 5 1 により受信された受信 25 R F 信号を復調し受信中間周波数信号(受信 I F 信号)に変換して変復 調処理部 8 6 に出力する。高周波処理部 3 7 は、送信時に、変復調処理 部 8 6 からの送信 I F 信号を送信R F 信号に変換してアンテナ 5 1 を介

して送信する。

変復調処理部86は、受信時に、高周波処理部37からの受信IF信号を受信デジタルベースバンド信号(受信デジタルBB信号)に変換してマイクロプロセッサー信号処理部6に出力する。変復調処理部86は、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルベースバンド信号(送信デジタルBB信号)を送信IF信号に変換して高周波処理部37に出力する。

高周波処理部 3 7 は、デュープレクサー(DUP) 5 2、低雑音増幅器 (LNA) 5 3、帯域通過フィルター(BPF) 5 4、5 6、6 0、10 6 2、周波数変換器(CONV) 4 0、6 1、局部発振器(OSC) 5 7、5 8、電力増幅器(PA) 5 9を備えている。デュープレクサー(DUP) 5 2、低雑音増幅器(LNA) 5 3、帯域通過フィルター(BPF) 5 4、5 6、6 0、6 2、周波数変換器(CONV) 6 1、局部発振器(OSC) 5 7、5 8、電力増幅器(PA) 5 9 は、第 1 実施形態 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。すなわち、高周波処理部 3 7 は、第 1 実施形態 15 と同じである(図 2 参照)。 4 0 を備えている。

変復調処理部86は、復調器(DEM)38、変調器(MOD)23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナロ20 グ/デジタル(A/D)変換器24-1、24-2、デジタル/アナログ(D/A)変換器25-1、25-2、マイクロ波送受信部インターフェース(I/F)31、クロック発生器(CLOCK GEN)39を備えている。変調器(MOD)23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31は、第4実施形態と同じである(図5参照)。すなわち、変復調処理部86は、第4実施形態における変復調処理部84の復調器(DEM)22、クロック発生器35に代えて、復調器(DEM)38、ク

ロック発生器39を備えている。

25

周波数変換器(CONV)40は、帯域通過フィルター(BPF)54により不要の周波数成分が除去された受信RF信号を、局部発振器(OSC)57により生成された局部発振信号と混合して受信中間周波数信5号(受信IF信号)に変換し、帯域通過フィルター(BPF)56を介して変復調処理部86の復調器(DEM)38に出力する。

周波数変換器 (CONV) 40は、帯域通過フィルター (BPF) 5 · 4からの受信RF信号に重畳されている基準位相信号を生成(抽出) して、クロック発生器 39に出力する。

10 クロック発生器 3 9 は、受信シンボルクロック再生回路(図示しない) を備えている。

クロック発生器 3 9 は、周波数変換器 (CONV) 4 0 からの基準位相信号に基づいて、受信シンボル周波数の n 倍 (n は整数) の周波数を有する受信シンボルクロックを生成 (再生) し、A / D 変換器 2 4 - 1、

- 15 24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力する。 受信シンボルクロックは、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。
- 20 また、クロック発生器39は、搬送波再生回路(図示しない)を備えている。

クロック発生器39は、周波数変換器(CONV)40からの基準位相信号に基づいて、搬送波を生成(再生)し、復調器(DEM)38に出力する。搬送波は、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。

変復調処理部86の復調器(DEM)38は、クロック発生器39から入力された搬送波を用いて同期検波を行い、帯域通過フィルター(B

PF) 56からの受信 I F信号を受信アナログ B B 信号に変換する。 Q A M 変調信号の場合、復調器 (D E M) 38は、クロック発生器 39から入力された搬送波から同相搬送波と直交搬送波とを生成 (再生) する。復調器 (D E M) 38は、それらを用いて、Q A M 変調波 (同相変調波と直交変調波)を同期検波することによって受信アナログ B B 信号、すなわちアナログ同相成分信号 (アナログ I 信号)、アナログ直交成分信号 (アナログ Q 信号) に変換し、A / D 変換器 24-1、24-2に出力する。

A/D変換器 2 4-1、2 4-2 は、クロック発生器 3 9 からの受信 シンボルクロックに同期したサンプリング周波数で復調器 (DEM) 2 2 からのアナログ I 信号、アナログ Q 信号をサンプリングし、サンプリング時のアナログ I 信号、アナログ Q 信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタル I 信号)、デジタル直交成分信号 (デジタルQ 信号)を受信デジタルベースバンド信号 (受信デジタル B B 信 15 号)として生成 (変換)してマイクロ波送受信部インターフェース 3 1 に出力する。

次に、第6実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。

- 20 アンテナ51により受信された受信RF信号は、デュープレクサー(DUP)52によって低雑音増幅器(LNA)53に出力される。受信RF信号は、低雑音増幅器(LNA)53によって増幅され、帯域通過フィルター(BPF)54によって搬送波周波数帯域以外の不要の周波数成分が除去される。
- 25 不要の周波数成分が除去された受信RF信号は、周波数変換器(CONV)40によって、局部発振器(OSC)57により生成された局部 発振信号と混合され受信IF信号に変換される。受信IF信号は、帯域

通過フィルター(BPF)56によって搬送波周波数帯域が選択され、 復調器(DEM)38に出力される。

周波数変換器(CONV)40によって受信RF信号は受信IF信号に変換されると同時に、受信RF信号に重畳された基準位相信号が周波数変換器(CONV)40内の分波回路(図示しない)によって分離され、クロック発生器39に出力される。この基準位相信号により、基準位相信号に同期したクロックがクロック発生器39からA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力される。また、この基準位相信号から再生された搬送波がクロック発生器39から復調器(DEM)38に出力される。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)38によって、受信アナログBB信号としてアナログI信号、ア
 15 ナログQ信号に変換され、A/D変換器24-1、24-2に出力される。

復調器 (DEM) 3 8からのアナログ I 信号、アナログ Q 信号は、A / D 変換器 2 4 - 1、2 4 - 2によって、クロック発生器 3 9 からの受信シンボルクロックに同期したサンプリング 周波数でサンプリングされ、受信デジタル B B 信号としてデジタル I 信号、デジタル Q 信号に変換され、マイクロ波送受信部インターフェース 3 1 に出力される。

20

A/D変換器 2 4-1、 2 4-2 からの受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース 3 1 の変換回路によって、クロック発生器 3 9 からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース 3 4 に出力される。

マイクロ波送受信部インターフェース31からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路(CPU)26に出力される。

マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理回路(CPU)26が実行する通信処理プログラムに10 よって、クロック発生器39からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)により、受信データを処理する。

15 次に、第6実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。この動作については第4実施形態と重複する説明を省 略する。

マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した20後、通信処理プログラムによって、クロック発生器39からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース3425に出力する。

マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッ

サー信号処理部インターフェース34の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。

5 マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力さ10 れる。

・マイクロ波送受信部インターフェース31からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、D/A変換器25-1、25-2によって、クロック発生器39からの受信シンボルクロックに同期して、送信アナログBB信号(アナログI信号、アナログQ信号)に変換され、変調器(MOD)23に出力される。

15

D/A変換器25-1、25-2からの送信アナログBB信号(アナログI信号、アナログQ信号)は、変調器(MOD)23によって、送信IF信号に変換され、帯域通過フィルター(BPF)62に出力される。

20 第6実施形態の情報処理端末システムでは、第4実施形態の復調器(DEM) 22が変調波を用いて搬送波を再生して受信シンボルクロックを再生するのではなく、周波数変換器(CONV) 40からの基準位相信号を用いて、クロック発生器39が受信シンボルクロック及び搬送波を再生する。このため、第6実施形態の情報処理端末システムでは、変調25 波に比べて位相情報が明確な基準位相信号から搬送波や受信シンボルクロックを再生することから、搬送波再生回路と受信シンボルクロック再生回路の構成を簡略化できる。

第6実施形態の情報処理端末システムでは、基準位相信号を用いて、 搬送波、受信シンボルクロックを再生する。このため、第6実施形態の 情報処理端末システムでは、再生された搬送波、受信シンボルクロック の位相雑音を改善することができる。

- 5 このように、第6実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
- 10 なお、本実施例では、クロック発生器 3 9 が搬送波再生回路を備えているが、クロック発生器 3 9 の代わりに、復調器 (DEM) 3 8 が搬送波再生回路を備える場合がある。この場合、クロック発生器 3 9 は、復調器 (DEM) 3 8 に基準位相信号に同期した信号 (例えば受信シンボルクロックまたは基準位相信号そのものであっても良い。)を出力する。
- 15 復調器 (DEM) 3 8 はそれを元に同相搬送波と直交搬送波とを生成 (再生) し、QAM変調波 (同相変調波と直交変調波) を同期検波することによって受信アナログBB信号、すなわちアナログ同相成分信号 (アナログI信号)、アナログ直交成分信号 (アナログQ信号) に変換し、A/D変換器 2 4 1、2 4 2 に出力する。
- 20 また、第6実施形態の情報処理端末システムでは、変復調処理部86が、受信時に、髙周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して髙周波処理部21に出力しているが、これに限定されない。変復調処理部86が、受信時に、髙周波処理部21からの受信変調波信号として受信RF信号

を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

5 この場合、本発明の第6実施形態の情報処理端末システムの変形例として、図15に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。帯域通過フィルター(BPF)54は、受信信号帯域通過フィルター(図示しない)、基準信号帯域通過フィルター(図示しない)を備えている。

・帯域通過フィルター(BPF)54の受信信号帯域通過フィルターには、受信RF信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器(LNA)53より入力された受信RF信号のみを抽出し、復調器(DEM)38に出力する。帯域通過フィルター(BPF)54の基準位相信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器(LNA)53より入力された受信RF信号に重畳されている基準位相信号のみを抽出し、クロック発生器39に出力する。

クロック発生器 3 9 は、帯域通過フィルター(B P F) 5 4 からの基 20 準位相信号に基づいて、受信シンボルクロックを生成(再生)し、A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、マイクロプロセッサー信号処理回路(C P U)2 6に出力する。A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、マイクロプロセッサー信号処理回路(C P U)2 6は、クロック発生器 3 9 からの受信シンボ

ルクロックに同期して動作する。また、クロック発生器39は、帯域通過フィルター(BPF)54からの基準位相信号に基づいて、搬送波を生成(再生)し、復調器(DEM)38に出力する。

復調器 (DEM) 3 8 は、帯域通過フィルター (BPF) 5 4 からの 受信RF信号を受信アナログBB信号 (アナログ I 信号、アナログ Q信 号) に変換してA/D変換器 2 4 - 1、2 4 - 2 に出力する。

変調器 (MOD) 2 3 は、送信アナログBB信号(アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター (BPF) 6 0 を介して電力増幅器 (PA) 5 9 に出力する。

10 また、本発明では、第6 実施形態の情報処理端末システムとして、 図20に示されるように、第6実施形態の情報処理端末システムを第2 実施形態の情報処理端末システムに適用することができる。

第6、実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部15 4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理部名6、案6、実施形態の情報処理端末システムでは、マイクロ波送受信部11は、変復調処理部86に代えて、変復調処理部86、を備えている。変復調処理部20 86、は、復調器(DEM)38、変調器(MOD)23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース46、クロック発生器39を備えている。

25 この場合、クロック発生器 3 9 は、周波数変換器 (CONV) 4 0 からの基準位相信号に基づいて、受信シンボルクロックを生成(再生) し、A/D変換器 2 4-1、2 4-2、D/A変換器 2 5-1、2 5-2、

また、第6′実施形態の情報処理端末システムでは、変復調処理部86′が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部86′が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに20変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部67とともできる。

この場合、本発明の第6、実施形態の情報処理端末システムの変形例として、図25に示されるように、高周波処理部21は、デュープレク25 サー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。帯域通過フィルター(BPF)54は、受信信号帯域通過フィルター(図示

しない)、基準位相信号帯域通過フィルター(図示しない)を備えている。 帯域通過フィルター(BPF)54の受信信号帯域通過フィルターに は、受信RF信号の周波数帯域が設定され、その受信信号帯域通過フィ ルターは、低雑音増幅器(LNA)53より入力された受信RF信号の みを抽出し、復調器(DEM)38に出力する。帯域通過フィルター(B PF)54の基準信号帯域通過フィルターには、基準位相信号の周波数 帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅 器(LNA)53より入力された受信RF信号に重畳されている基準位 相信号のみを抽出し、クロック発生器39に出力する。

クロック発生器39は、帯域通過フィルター(BPF)54からの基 10 準位相信号に基づいて、受信シンボルクロックを生成(再生)し、A/ D変換器24-1、24-2、D/A変換器25-1、25-2、復号 器(DEC)71、符号器(ENC)72、マイクロ波送受信部インタ ーフェース46、マイクロプロセッサー信号処理部インターフェース4 7、マイクロプロセッサー信号処理回路(CPU)48に出力する。A 15 /D変換器24-1、24-2、D/A変換器25-1、25-2、復 号器(DEC)71、符号器(ENC)72、マイクロ波送受信部イン ターフェース46、マイクロプロセッサー信号処理部インターフェース 47、マイクロプロセッサー信号処理回路(CPU)48は、クロック 発生器39からの受信シンボルクロックに同期して動作する。また、ク 20 ロック発生器39は、帯域通過フィルター(BPF)54からの基準位 相信号に基づいて、搬送波を生成(再生)し、復調器(DEM)38に 出力する。

復調器 (DEM) 3 8 は、帯域通過フィルター (BPF) 5 4 からの 25 受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信号) に変換してA/D変換器 2 4 - 1、2 4 - 2 に出力する。

変調器 (MOD) 23は、送信アナログBB信号 (アナログΙ信号、

アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター(BPF)60を介して電力増幅器(PA)59に出力する。

(第7実施形態)

20

図8は、本発明の第7実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第7実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。第7実施形態では、前述と重複する説明を省略する。

第7実施形態の情報処理端末システムは、ネットワークに接続された 10 アンテナ51と、マイクロ波送受信部13と、マイクロプロセッサー信 号処理部6とを具備する。アンテナ51とマイクロ波送受信部13とは、 送受信装置(通信装置)である。マイクロプロセッサー信号処理部6は、 情報処理端末である。すなわち、第7実施形態の情報処理端末システム は、第4実施形態の情報処理端末システムのマイクロ波送受信部7に代 15 えて、マイクロ波送受信部13を具備する。

第7実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部6からマイクロ波送受信部13を着脱できる構造である。マイク 口波送受信部13とマイクロプロセッサー信号処理部6とが分離されて いるとき、ユーザは、マイクロプロセッサー信号処理部6の機能のみで も第7実施形態の情報処理端末システムを情報処理端末として使用でき る。

このマイクロ波送受信部13は、高周波処理部21、変復調処理部87を備えている。この高周波処理部21は、第1実施形態と同じである(図2参照)。

25 変復調処理部 8 7 は、復調器 (DEM) 4 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器 2 4 - 1、2 4 - 2、デジタル/アナロ

グ (D/A) 変換器 2 5 - 1、 2 5 - 2、マイクロ波送受信部インターフェース (I/F) 3 1、クロック発生器 (CLOCK GEN) 4 1 を備えている。変調器 (MOD) 2 3、A/D変換器 2 4 - 1、 2 4 - 2、D/A変換器 2 5 - 1、 2 5 - 2、マイクロ波送受信部インターフェース 3 1 は、第 4 実施形態と同じである (図 5 参照)。すなわち、変復調処理部 8 7 は、第 4 実施形態における変復調処理部 8 4 の復調器 (DEM) 2 2、クロック発生器 3 5 に代えて、復調器 (DEM) 4 2、クロック発生器 4 1 を備えている。

変復調処理部87の復調器(DEM)42は、搬送波再生回路(図示10 しない)を備えている。復調器(DEM)42の搬送波再生回路は、第1実施形態における変復調処理部81の復調器(DEM)22の搬送波再生回路と同じである。

クロック発生器 4 1 は、自走発振によりクロックを生成して A / D 変換器 2 4 - 1、2 4 - 2、D / A 変換器 2 5 - 1、2 5 - 2、マイクロ 15 波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、マイクロプロセッサー信号処理回路(C P U) 2 6 に出力する。

次に、第7実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。この動作については第4実施形態と重複する説明を省 20 略する。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)42によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。

 25 クロック発生器41の自走発振により、クロックがクロック発生器4 1からA/D変換器24-1、24-2、D/A変換器25-1、25
 -2、マイクロ波送受信部インターフェース31、マイクロプロセッサ

ー信号処理部インターフェース34、マイクロプロセッサー信号処理回路(CPU)26に出力される。

復調器(DEM)38からのアナログI信号、アナログQ信号は、A /D変換器24-1、24-2によって、クロック発生器41からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース31に出力される。

A/D変換器 2 4-1、2 4-2 からの受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェー 10 ス 3 1 の変換回路によって、クロック発生器 4 1 からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース 3 4 に出力される。

マイクロ波送受信部インターフェース 3 1 からの受信デジタル B B 信号 (デジタル I 信号、デジタル Q 信号) は、マイクロプロセッサー信号 処理部インターフェース 3 4 の変換回路によって、クロック発生器 4 1 からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路 (CPU) 2 6 に出力される。

マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理回路(CPU)26が実行する通信処理プログラムによって、クロック発生器41からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路(CPU)26では、受信デジタルBB信号(デジタルI信号、デジタルQ信号)にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路

(CPU) 2 6 は、応用プログラム(例えば電子メール処理プログラム) により、受信データを処理する。

次に、第7実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。

5

10

マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、クロック発生器41からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。

マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッ15 サー信号処理部インターフェース34の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。

マイクロプロセッサー信号処理部インターフェース34からの送信デ20 ジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。

マイクロ波送受信部インターフェース 3 1 からの送信デジタル B B 信 25 号(デジタル I 信号、デジタル Q 信号)は、 D / A 変換器 2 5 - 1 、 2 5 - 2 によって、クロック発生器 4 1 からのクロックに同期して、送信 アナログ B B 信号(アナログ I 信号、アナログ Q 信号)に変換され、変

調器 (MOD) 23に出力される。 D/A変換器 25-1、25-2 からの送信アナログ B B 信号 (アナログ I 信号、アナログ Q 信号) は、変調器 (MOD) 23によって、送信 I F 信号に変換され、帯域通過フィルター (BPF) 62に出力される。

5 第7実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理回路(CPU)26で、受信デジタルBB信号(デジタルI信号、デジタルQ信号)にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。このため、復調器(DEM)42には受信シンボルクロックを再生する受信シンボルクロック再生回路が必要ない。このように、第7実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。

なお、第7実施形態の情報処理端末システムでは、変復調処理部87が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6がらの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部87が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

この場合、本発明の第7実施形態の情報処理端末システムの変形例と 25 して、図16に示されるように、高周波処理部21は、デュープレクサ ー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター (BPF)54、60、電力増幅器(PA)59を備えている。

復調器 (DEM) 4 2 は、帯域通過フィルター (BPF) 5 4 からの受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信号) に変換してA/D変換器 2 4 - 1、2 4 - 2に出力する。A/D変換器 2 4 - 1、2 4 - 2に出力する。A/D変換器 2 4 - 1、2 5 - 2、マイクロ波送受信部インターフェース 3 1、マイクロプロセッサー信号処理部インターフェース 3 4、マイクロプロセッサー信号処理回路 (CPU) 2 6 は、クロック発生器 4 1 からのクロックに同期して動作する。

変調器 (MOD) 23は、送信アナログBB信号(アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター (BPF) 60を介して電力増幅器 (PA) 59に出力する。

10

25

・また、本発明では、第7′実施形態の情報処理端末システムとして、 図21に示されるように、第7実施形態の情報処理端末システムを第2 実施形態の情報処理端末システムに適用することができる。

第7、実施形態の情報処理端末システムは、マイクロプロセッサー信 5の理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部 4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU)48を備えている。第7、実施 形態の情報処理端末システムでは、マイクロ波送受信部13は、変復調 20 処理部87に代えて、変復調処理部87、を備えてい

る。変復調処理部 8 7 ' は、復調器 (DEM) 4 2、ベースバンド処理部を備えている。そのベースバンド処理部は、変調器 (MOD) 2 3、A/D変換器 2 4-1、2 4-2、D/A変換器 2 5-1、2 5-2、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 4 6、クロック発生器 4 1を備えている。

この場合、クロック発生器41は、自走発振によりクロックを生成してA/D変換器24-1、24-2、D/A変換器25-1、25-2、

復号器 (DEC) 71、符号器 (ENC) 72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路 (CPU) 48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器 (DEC) 71、符号器 (ENC) 72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路 (CPU) 48は、クロック発生器41からのクロックに同期して動作する。

また、第7、実施形態の情報処理端末システムでは、変復調処理部8 7、が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部87、が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6に出力して送信8日に出力することもできる。

20 この場合、本発明の第7′実施形態の情報処理端末システムの変形例として、図26に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。

復調器 (DEM) 42は、帯域通過フィルター(BPF) 54からの
 25 受信RF信号を受信アナログBB信号(アナログI信号、アナログQ信号)に変換してA/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器(D

EC) 71、符号器(ENC) 72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路(CPU) 48は、クロック発生器41からのクロックに同期して動作する。

5 変調器 (MOD) 23は、送信アナログBB信号 (アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター (BPF) 60を介して電力増幅器 (PA) 59に出力する。

(第8実施形態)

20

図9は、本発明の第8実施形態の情報処理端末システムとして、マイ 10 クロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第8実施形態の情報処理端末システムでは、第7実施形態の効果に 加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何 らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内 のマイクロプロセッサー信号処理回路(CPU)が常に動作する。第8 15 実施形態では、前述と重複する説明を省略する。

第8実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部15と、マイクロプロセッサー信号処理部16とを具備する。アンテナ51とマイクロ波送受信部15とは、送受信装置(通信装置)である。マイクロプロセッサー信号処理部16は、情報処理端末である。すなわち、第8実施形態の情報処理端末システムは、第7実施形態の情報処理端末シ

ステムのマイクロ波送受信部 1 3、マイクロプロセッサー信号処理部 6 に代えて、マイクロ波送受信部 1 5、マイクロプロセッサー信号処理部 1 6 を具備する。

25 このマイクロ波送受信部 1 5 は、高周波処理部 2 1、変復調処理部 8 8 を備えている。この高周波処理部 2 1 は、第 1 実施形態と同じである (図 2 参照)。

変復調処理部88は、復調器 (DEM) 42、変調器 (MOD) 23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタル (A/D) 変換器24-1、24-2、デジタル/アナログ (D/A) 変換器25-1、25-2、マイクロ波送受信部インター5フェース (I/F) 101を備えている。復調器 (DEM) 42、変調器 (MOD) 23、A/D変換器24-1、24-2、D/A変換器25-1、25-2は、第7実施形態と同じである (図8参照)。マイクロ波送受信部インターフェース (I/F) 101は、その機能が上述のマイクロ波送受信部インターフェース (I/F) 31と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース (I/F) 31と異なる。

マイクロプロセッサー信号処理部16は、マイクロプロセッサー信号 処理部インターフェース(I/F)102、マイクロプロセッサー信号 処理回路(CPU)26、クロック発生器(CLOCK GEN)33 た備えている。マイクロプロセッサー信号処理回路26は、第7実施形態と同じである(図8参照)。マイクロプロセッサー信号処理部インターフェース(I/F)102は、その機能が上述のマイクロプロセッサー信号処理部インターフェース(I/F)34と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース (I/F)34と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース

クロック発生器 3 3 は、自走発振によりクロックを生成してA/D変換器 2 4-1、2 4-2、D/A変換器 2 5-1、2 5-2、マイクロ波送受信部インターフェース 1 0 1、マイクロプロセッサー信号処理部インターフェース 1 0 2、マイクロプロセッサー信号処理回路(CPU) 2 6 に出力する。

第8実施形態の情報処理端末システムは、マイクロプロセッサー信号 処理部16からマイクロ波送受信部15を着脱できる構造である。マイ

25

クロ波送受信部15とマイクロプロセッサー信号処理部16とが分離されているときでも、マイクロプロセッサー信号処理回路(CPU)26 は、クロック発生器33からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算5 や文書作成など一般のプログラム(図示しない)を実行することができ、前記の一般的な情報処理(情報処理端末の機能のみが使用される処理)を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部16の機能のみでも第8実施形態の情報処理端末システムを情報処理端末として使用できる。

10 次に、第8実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。この動作については第7実施形態と重複する説明を省 略する。

帯域通過フィルター(BPF)56からの受信IF信号は、復調器(DEM)42によって、受信アナログBB信号としてアナログI信号、ア15 ナログQ信号に変換され、A/D変換器24-1、24-2に出力される。

クロック発生器 3 3 の自走発振により、クロックがクロック発生器 3 3 から A / D 変換器 2 4 - 1、 2 4 - 2、 D / A 変換器 2 5 - 1、 2 5 - 2、マイクロ波送受信部インターフェース 1 0 1、マイクロプロセッサー信号処理部インターフェース 1 0 2、マイクロプロセッサー信号処理の路 (CPU) 2 6 に出力される。

20

25

復調器(DEM)38からのアナログI信号、アナログQ信号は、A /D変換器24-1、24-2によって、クロック発生器33からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルB 信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース101に出力される。

A/D変換器24-1、24-2からの受信デジタルBB信号(デジ

タル I 信号、デジタル Q 信号)は、マイクロ波送受信部インターフェース101の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルピット変換処理が施され、マイクロプロセッサー信号処理部インターフェース102に出力される。

5 マイクロ波送受信部インターフェース101からの受信デジタルBB 信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信 号処理部インターフェース102の変換回路によって、クロック発生器 33からのクロックに同期して、信号レベル変換処理、パラレルビット 変換処理が施され、マイクロプロセッサー信号処理回路(CPU)2610 に出力される。

マイクロプロセッサー信号処理部インターフェース102からの受信 デジタル B B 信号(デジタル I 信号、デジタル Q 信号)は、マイクロプロセッサー信号処理回路(C P U)26が実行する通信処理プログラムによって、クロック発生器33からのクロックに同期して、誤り訂正の 0 処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路(C P U)26では、受信デジタル B B 信号(デジタル I 信号、デジタル Q 信号)にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回 20 路(C P U)26は、応用プログラム(例えば電子メール処理プログラム)により、受信データを処理する。

次に、第8実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。この動作については第7実施形態と重複する説明を省 略する。

25 マイクロプロセッサー信号処理回路(CPU)26は、応用プログラム(例えば電子メール処理プログラム)によって送信データを生成した後、通信処理プログラムによって、クロック発生器33からのクロック

に同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号(デジタルI信号、デジタルQ信号)に変換し、マイクロプロセッサー信号処理部インターフェース102に出力する。

マイクロプロセッサー信号処理回路(CPU)26からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロプロセッサー信号処理部インターフェース102の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース101に出力される。

5

10

15

20

・マイクロプロセッサー信号処理部インターフェース102からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、マイクロ波送受信部インターフェース101の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。

マイクロ波送受信部インターフェース101からの送信デジタルBB信号(デジタルI信号、デジタルQ信号)は、D/A変換器25-1、25-2によって、クロック発生器33からのクロックに同期して、送信アナログBB信号(アナログI信号、アナログQ信号)に変換され、

変調器(MOD)23に出力される。

D/A変換器25-1、25-2からの送信アナログBB信号(アナログI信号、アナログQ信号)は、変調器(MOD)23によって、送信IF信号に変換され、帯域通過フィルター(BPF)62に出力される。

第8実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理部16のクロック発生器33は、クロックをA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロックをBとのである。

クロ波送受信部インターフェース101、マイクロプロセッサー信号処理回路(CPU)26に出力している。このため、マイクロ波送受信部15とマイクロプロセッサー信号処理部16とが何らかの理由で分離された場合でも、クロック発生器33の自走発振により、クロックがマイクロプロセッサー信号処理回路(CPU)26は、クロック発生器33からのクロックに同期したタイミングで動作する。このため、マイクロフロセッサー信号処理端末システムでは、第7実施形態の効果に加えて、マイクロ波送受信部15とマイクロプロセッサー信号処理部16とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部16内のマイクロプロセッサー信号処理回路(CPU)26が常に動作する。

10

なお、第8実施形態の情報処理端末システムでは、変復調処理部88 が、受信時に、高周波処理部21からの受信変調波信号であるところの 26中間周波信号(受信IF信号)を受信デジタルBB信号に変換して マイクロプロセッサー信号処理部16に出力し、送信時に、マイクロプ ロセッサー信号処理部16からの送信デジタルBB信号を送信変調波信 号であるところの送信中間周波信号(送信IF信号)に変換して高周波 処理部21に出力しているが、これに限定されない。変復調処理部88 が、受信時に、高周波処理部21からの受信変調波信号として受信RF 信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理 部16に出力し、送信時に、マイクロプロセッサー信号処理部16から の送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。

25 この場合、本発明の第8実施形態の情報処理端末システムの変形例と して、図17に示されるように、高周波処理部21は、デュープレクサ ー (DUP) 52、低雑音増幅器 (LNA) 53、帯域通過フィルター

(BPF) 54、60、電力増幅器(PA) 59を備えている。

. 5

復調器 (DEM) 4 2 は、帯域通過フィルター (BPF) 5 4 からの受信RF信号を受信アナログBB信号 (アナログI信号、アナログQ信号) に変換してA/D変換器 2 4 - 1、2 4 - 2に出力する。A/D変換器 2 4 - 1、2 4 - 2、D/A変換器 2 5 - 1、2 5 - 2、マイクロ波送受信部インターフェース101、マイクロプロセッサー信号処理部インターフェース102、マイクロプロセッサー信号処理回路 (CPU) 2 6 は、クロック発生器 3 3 からのクロックに同期して動作する。

変調器 (MOD) 2 3 は、送信アナログ B B 信号 (アナログ I 信号、 10 アナログ Q 信号) を変調して送信 R F 信号に変換し、帯域通過フィルタ ー (B P F) 6 0 を介して電力増幅器 (P A) 5 9 に出力する。

また、本発明では、第8′実施形態の情報処理端末システムとして、 図22に示されるように、第8実施形態の情報処理端末システムを第2 実施形態の情報処理端末システムに適用することができる。

第8、実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部16に代えて、マイクロプロセッサー信号処理部16、を具備する。マイクロプロセッサー信号処理部16、は、第2実施形態のマイクロプロセッサー信号処理回路(CPU)48と、マイクロプロセッサー信号処理部インターフェース104と、上述のクロック発生器33とを備えている。マイクロプロセッサー信号処理部インターフェース104は、その機能が上述のマイクロプロセッサー信号処理部インターフェース47と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース47と異なる。

第8 実施形態の情報処理端末システムでは、マイクロ波送受信部 9 25 は、変復調処理部 8 8 に代えて、変復調処理部 8 8 を備えている。変復調処理部 8 8 は、復調器 (DEM) 4 2、変調器 (MOD) 2 3、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D

変換器 2 4 - 1、2 4 - 2、 D/A変換器 2 5 - 1、 2 5 - 2、 復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース 1 0 3 を備えている。マイクロ波送受信部インターフェース 1 0 3 は、その機能が上述のマイクロ波送受信部インターフェース 4 6 と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース 4 6 と異なる。

5

この場合、クロック発生器 3 3 は、自走発振によりクロックを生成してA/D変換器 2 4-1、2 4-2、D/A変換器 2 5-1、2 5-2、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路 (CPU) 4 8 に出力する。A/D変換器 2 4-1、2 4-2、D/A変換器 2 5-1、2 5-2、復号器 (DEC) 7 1、符号器 (ENC) 7 2、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路 (CPU) 4 8は、クロック発生器 3 3 からのクロックに同期して動作する。

また、第8、実施形態の情報処理端末システムでは、変復調処理部88%が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号(受信IF信号)を受信データに変換してマイクロプロセッサー信号処理部16、に出力し、送信時に、マイクロプロセッサー信号処理部16、からの送信データを送信変調波信号であるところの送信中間周波信号(送信IF信号)に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部88、が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信であるとでで変換してマイクロプロセッサー信号処理部16、に出力し、送信時に、マイクロプロセッサー信号処理部16、からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力す

ることもできる。

この場合、本発明の第8′実施形態の情報処理端末システムの変形例として、図27に示されるように、高周波処理部21は、デュープレクサー(DUP)52、低雑音増幅器(LNA)53、帯域通過フィルター(BPF)54、60、電力増幅器(PA)59を備えている。

復調器 (DEM) 42は、帯域通過フィルター (BPF) 54からの受信RF信号を受信アナログBB信号(アナログI信号、アナログQ信号)に変換してA/D変換器 24-1、 24-2に出力する。A/D変換器 24-1、 24-2、

- 10 D/A変換器25-1、25-2、復号器(DEC)71、符号器(ENC)72、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路(CPU)48は、クロック発生器33からのクロックに同期して動作する。
- 2 変調器 (MOD) 2 3 は、送信アナログBB信号 (アナログI信号、アナログQ信号)を変調して送信RF信号に変換し、帯域通過フィルター (BPF) 6 0 を介して電力増幅器 (PA) 5 9 に出力する。

第1実施形態~第8実施形態とその変形例、第4²実施形態~第8² 実施形態とその変形例において、直交振幅変調信号(QAM変調信号)

20 の場合について説明したが、振幅変調、位相変調、周波数変調、その他の変調を含めシンボル単位でデジタルデータを伝送する場合でも本発明を適用できる。また、第1実施形態〜第8実施形態において、マイクロ波を利用した無線通信のみならず、光を利用した有線通信にも適用できる。この場合、高周波RF信号は、搬送波に光を用いた変調波である高25 周波信号に置き換えられる。

本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、小型化を実現できる。本発明の第1実施形態、第2実施形態の情報

処理端末システムによれば、低消費電力を実現できる。本発明の第1実 施形態、第2実施形態の情報処理端末システムによれば、低発熱化を実 現できる。本発明の第1実施形態、第2実施形態の情報処理端末システ ムによれば、低コスト化を実現できる。本発明の第2実施形態の情報処 理端末システムによれば、スループットの低下を防止する。本発明の第 1 実施形態、第2 実施形態の情報処理端末システムによれば、利用性(携 帯性、経済性)が向上する。本発明の第3実施形態の情報処理端末シス テムによれば、第1実施形態の効果に加えて、第2実施形態の効果も実 現する。本発明の第4実施形態の情報処理端末システムによれば、第3 実施形態の効果に加えて、受信シンボルクロックに同期したシンボルク 10 ロックを、そのシンボルクロックの受け側の用途に合わせて変更できる。 本発明の第5実施形態の情報処理端末システムによれば、第3実施形態 の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイ クロプロセッサー信号処理部に出力されない状況でも、マイクロプロセ ッサー信号処理部内のマイクロプロセッサー信号処理回路(CPU)が 15 常に動作する。本発明の第6実施形態の情報処理端末システムによれば、 第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信 シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化 でき、再生された搬送波、受信シンボルクロックの位相雑音を改善する ことができる。本発明の第7実施形態の情報処理端末システムによれば、 20 第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要に なる。本発明の第8実施形態の情報処理端末システムによれば、第7実 施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信 号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサ ー信号処理部内のマイクロプロセッサー信号処理回路(CPU)が常に 25 動作する。

請求の範囲

1.情報処理端末と、

前記情報処理端末に着脱可能な送受信装置とを具備し、

5 前記送受信装置は、

送受信処理部と、

復調部と、

変調部と、

ベースバンド処理部とを備え、

10 前記送受信装置が前記情報処理端末に装着されているときに、

・前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記変調部からの送信変調波信号を前記ネットワークに送出し、

前記復調部は、前記送受信処理部からの前記受信変調波信号を受信ア 15 ナログベースバンド信号に変換し、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記情報処理端末に出力し、前記情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換し、

前記変調部は、前記送信アナログベースバンド信号を前記送信変調波 20 信号に変換し、

前記ベースバンド処理部と前記情報処理端末とは、クロックにより同期して動作し、

前記受信デジタル信号は、受信データを含み、

前記送信デジタル信号は、送信データを含む

25 情報処理端末システム。

2. 請求の範囲第1項に記載の情報処理端末システムにおいて、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を前 記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、前記情報処理端末からの前記送信デジタル 信号としての送信デジタルベースバンド信号を前記送信アナログベース バンド信号に変換し、

前記情報処理端末は、前記ベースバンド処理部からの前記受信デジタルベースバンド信号を前記受信データに変換し、前記送信データを前記送信デジタルベースバンド信号に変換する

情報処理端末システム。

10

3. 請求の範囲第2項に記載の情報処理端末システムにおいて、 前記情報処理端末は、

インターフェースと、

前記ペースバンド処理部から前記インターフェースを介して入力され 15 る前記受信デジタルベースバンド信号を前記受信データに変換し、前記 送信データを前記送信デジタルベースバンド信号に変換して前記インターフェースを介して前記ベースバンド処理部に出力する制御部とを備え、 前記復調部は、周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 20 制御部とに出力する

情報処理端末システム。

- 4. 請求の範囲第2項に記載の情報処理端末システムにおいて、前記情報処理端末は、
- 25 インターフェースと、

前記ペースバンド処理部から前記インターフェースを介して入力される前記受信デジタルペースバンド信号を前記受信データに変換し、前記

送信データを前記送信デジタルベースバンド信号に変換して前記インターフェースを介して前記ベースバンド処理部に出力する制御部とを備え、前記送受信装置は、更に、クロック発生器を備え、

前記復調部は、周波数を有する受信シンボルクロックを生成して前記 5 クロック発生器に出力し、

前記クロック発生器は、前記復調部からの前記受信シンボルクロック に基づいて2次受信シンボルクロックを生成して前記クロックとして前 記ベースバンド処理部と前記インターフェースと前記制御部とに出力し、 前記2次受信シンボルクロックは、前記受信シンボルクロックに同期 10 し、前記受信シンボルクロックの周波数とは異なる周波数を有する

- 5. 請求の範囲第2項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
- 15 インターフェースと、

情報処理端末システム。

前記ベースバンド処理部から前記インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換し、前記送信データを前記送信デジタルベースバンド信号に変換して前記インターフェースを介して前記ベースバンド処理部に出力する制御部と、

20 クロック発生器とを備え、

前記復調部は、周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 クロック発生器とに出力し、

前記クロック発生器は、前記復調部からの前記受信シンボルクロック 25 を 1 次クロックとして入力し、前記 1 次クロックに同期した 2 次クロックを生成して前記クロックとして前記制御部に出力し、前記 1 次クロックが入力されない場合、自走発振により前記 2 次クロックを生成して前

記クロックとして前記制御部に出力する 情報処理端末システム。

- 6. 請求の範囲第2項に記載の情報処理端末システムにおいて、
- 5 前記情報処理端末は、

インターフェースと、

前記ペースバンド処理部から前記インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換し、前記送信データを前記送信デジタルベースバンド信号に変換して前記インターフェースを介して前記ペースバンド処理部に出力する制御部とを備え、前記送受信装置は、更に、クロック発生器を備え、

前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、

前記クロック発生器は、前記送受信処理部からの前記基準信号に基づ 15 いて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると 共に受信シンポルクロックを生成して前記クロックとして前記ベースバ ンド処理部と前記インターフェースと前記制御部とに出力し、

前記受信シンボルクロックは、前記基準信号に同期し、

前記復調部と前記ベースバンド処理部と前記インターフェースと前記 20 制御部とは前記受信シンボルクロックにより同期して動作する 情報処理端末システム。

- 7. 請求の範囲第2項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
- 25 インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換し、前記

送信データを前記送信デジタルベースバンド信号に変換して前記インタ

ーフェースを介して前記ベースバンド処理部に出力する制御部とを備え、 前記送受信装置は、更に、クロック発生器を備え、

前記クロック発生器は、自走発振により前記クロックを生成して前記 5 ベースバンド処理部と前記インターフェースと前記制御部とに出力する 情報処理端末システム。

- 8. 請求の範囲第2項に記載の情報処理端末システムにおいて、前記情報処理端末は、
- 10 インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換し、前記送信データを前記送信デジタルベースバンド信号に変換して前記インターフェースを介して前記ベースバンド処理部に出力する制御部と、

15 クロック発生器とを備え、

前記クロック発生器は、自走発振により前記クロックを生成して前記 ベースバンド処理部と前記インターフェースと前記制御部とに出力する 情報処理端末システム。

20 9. 請求の範囲第1項に記載の情報処理端末システムにおいて、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての前記受信データに変換して前記情報処理端末に出力し、前記情報処理端末からの前記送信デジタル信号としての前記送信データを送信アナログベースバンド信号に変換する

- 25 情報処理端末システム。
 - 10. 請求の範囲第9項に記載の情報処理端末システムにおいて、

PCT/JP2004/004618

前記情報処理端末は、

インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、

前記復調部は、周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 制御部とに出力する

情報処理端末システム。

10

11.請求の範囲第9項に記載の情報処理端末システムにおいて、

前記情報処理端末は、

インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して前記受信 15 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、

前記送受信装置は、更に、√クロック発生器を備え、

前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、

20 前記クロック発生器は、前記復調部からの前記受信シンボルクロック に基づいて2次受信シンボルクロックを生成して前記クロックとして前 記ベースバンド処理部と前記インターフェースと前記制御部とに出力し、

前記2次受信シンボルクロックは、前記受信シンボルクロックに同期し、前記受信シンボルクロックの周波数とは異なる周波数を有する

25 情報処理端末システム。

12. 請求の範囲第9項に記載の情報処理端末システムにおいて、

前記情報処理端末は、

インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部と、

クロック発生器とを備え、

前記復調部は、周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 クロック発生器とに出力し、

- 10 前記クロック発生器は、前記復調部からの前記受信シンボルクロックを1次クロックとして入力し、前記1次クロックに同期した2次クロックを生成して前記クロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する
- 15 情報処理端末システム。
 - 13. 請求の範囲第9項に記載の情報処理端末システムにおいて、前記情報処理端末は、

インターフェースと、

20 前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、

前記送受信装置は、更に、クロック発生器を備え、

前記送受信処理部は、周波数を有する基準信号を生成して前記クロッ 25 ク発生器に出力し、

前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると

共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記インターフェースと前記制御部とに出力し、

前記受信シンボルクロックは、前記基準信号に同期し、

前記復調部と前記ベースバンド処理部と前記インターフェースと前記 5 制御部とは前記受信シンボルクロックにより同期して動作する 情報処理端末システム。

- 14. 請求の範囲第9項に記載の情報処理端末システムにおいて、前記情報処理端末は、
- 10 インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、

前記送受信装置は、更に、クロック発生器を備え、

- 前記クロック発生器は、自走発振により前記クロックを生成して前記 ベースバンド処理部と前記インターフェースと前記制御部とに出力する 情報処理端末システム。
 - 15. 請求の範囲第9項に記載の情報処理端末システムにおいて、
- 20 前記情報処理端末は、

インターフェースと、

前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部と、

25 クロック発生器とを備え、

前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記インターフェースと前記制御部とに出力する

情報処理端末システム。

16.情報処理端末と、

前記情報処理端末に着脱可能な送受信装置と

5 を具備し、

前記送受信装置は、

送受信処理部と、

復調部と、

変調部と、

10 ベースバンド処理部とを備え、

前記送受信装置が前記情報処理端末に装着されているときに、

前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記変調部からの送信変調波信号を前記ネットワークに送出し、

15 前記復調部は、前記送受信処理部からの前記受信変調波信号を受信ア ナログベースバンド信号に変換し、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、前記情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換し、

20 前記変調部は、前記送信アナログベースバンド信号を前記送信変調波信号に変換し、

前記情報処理端末は、前記ベースバンド処理部からの前記受信デジタルベースバンド信号を受信データに変換し、送信データを前記送信デジタルベースバンド信号に変換する

25 情報処理端末システム。

17. 着脱可能な送受信装置が装着された情報処理端末の送受信方法で

あって、

(a) 前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、

- (b)前記送受信装置において、前記受信アナログベースバンド信号 をクロックに同期して受信データを含む受信デジタル信号に変換するステップと、
 - (c) 前記情報処理端末において、前記受信デジタル信号を前記クロックに同期して受信するステップと、
- (d) 前記情報処理端末において、送信データを含む送信デジタル信 10 号を前記クロックに同期して送信するステップと、
 - (e) 前記送受信装置において、前記送信デジタル信号を前記クロックに同期して送信アナログベースバンド信号に変換するステップと、
 - (f)前記送受信装置において、前記送信アナログベースバンド信号 を送信変調波信号に変換するステップと、
- 15 (g)前記送受信装置において、前記変換された送信変調波信号を前 記ネットワークに送出するステップとを有する情報処理端末の送受信方 法。
- 18.請求の範囲第17項に記載の情報処理端末の送受信方法において、 20 前記(b)ステップは、
 - (b1)前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備え、

前記(c)ステップは、

25 (c1)前記情報処理端末において、前記受信デジタルベースバンド 信号を前記受信データに変換するステップを備え、

前記(d)ステップは、

(d1)前記情報処理端末において、前記送信データを前記送信デジタル信号としての送信デジタルベースバンド信号に変換するステップを備え、

前記(e)ステップは、

- 5 (e1)前記送受信装置において、前記送信デジタルベースバンド信号を前記送信アナログベースバンド信号に変換するステップを備える情報処理端末の送受信方法。
- 19.請求の範囲第17項に記載の情報処理端末の送受信方法において、 10 前記(b)ステップは、
 - (b2)前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジタル信号としての前記受信データに変換するステップを備え、

前記(c)ステップは、

15 (c2)前記情報処理端末において、前記受信データを受信するステップを備え、

前記(d)ステップは、

- (d2) 前記情報処理端末において、前記送信デジタル信号としての前記送信データを前記送受信装置に出力するステップを備え、
- 20 前記(e)ステップは、
 - (e2)前記送受信装置において、前記送信データを送信アナログベースバンド信号に変換するステップを備える

情報処理端末の送受信方法。

- 25 20. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
 - (h) 前記送受信装置において、前記ネットワークからの受信変調波

信号を復調し、受信アナログベースバンド信号に変換するステップと、

- (i) 前記送受信装置において、前記受信アナログベースバンド信号 を受信デジタルベースバンド信号に変換するステップと、
- (j)前記情報処理端末において、前記受信デジタルベースバンド信 5 号を受信データに変換するステップと、
 - (k) 前記情報処理端末において、送信データを前記送信デジタルベースバンド信号に変換するステップと、
 - (1) 前記送受信装置において、前記送信デジタルベースバンド信号 を送信アナログベースバンド信号に変換するステップと、
- 10 (m) 前記送受信装置において、前記送信アナログベースバンド信号 を送信変調波信号に変換するステップと、
 - (n) 前記送受信装置において、前記送信変調波信号を前記ネットワークに送出するステップとを有する情報処理端末の送受信方法。
- 15 2 1. 情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを 具備する情報処理端末システムに使用する前記送受信装置であって、

送受信処理部と、

復調部と、

変調部と、

20 ベースバンド処理部とを備え、

前記送受信装置が前記情報処理端末に装着されているときに、

前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記変調部からの送信変調波信号を前記ネットワークに送出し、

25 前記復調部は、前記送受信処理部からの前記受信変調波信号を受信ア ナログベースバンド信号に変換し、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を受

信デジタル信号に変換して前記情報処理端末に出力し、前記情報処理端 末からの送信デジタル信号を送信アナログベースバンド信号に変換し、

前記変調部は、前記送信アナログベースバンド信号を前記送信変調波信号に変換し、

5 前記ベースバンド処理部と前記情報処理端末とは、クロックにより同期して動作し、

前記受信デジタル信号は、受信データを含み、 前記送信デジタル信号は、送信データを含む 送受信装置。

10

22. 請求の範囲第21項に記載の送受信装置において、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を前 記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、前記情報処理端末からの前記送信デジタル 15 信号としての送信デジタルベースバンド信号を前記送信アナログベース バンド信号に変換し、

前記情報処理端末は、前記ベースバンド処理部からの前記受信デジタルベースバンド信号を受信データに変換し、前記送信データを前記送信デジタルベースバンド信号に変換する

20 送受信装置。

23. 請求の範囲第21項に記載の送受信装置において、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を前 記受信デジタル信号としての受信データに変換して前記情報処理端末に 出力し、前記情報処理端末からの前記送信デジタル信号としての送信デ ータを送信アナログベースバンド信号に変換する 送受信装置。

24.情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する前記情報処理端末であって、

前記送受信装置は、

5 送受信処理部と、

復調部と、

変調部と、

ベースバンド処理部とを備え、

前記送受信装置が前記情報処理端末に装着されているときに、

前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記変調部からの送信変調波信号を前記ネットワークに送出し、

前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、

15 前記ベースバンド処理部は、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記情報処理端末に出力し、前記情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換し、

前記変調部は、前記送信アナログベースバンド信号を前記送信変調波信号に変換し、

20 前記ベースバンド処理部と前記情報処理端末とは、クロックにより同期して動作し、

前記受信デジタル信号は、受信データを含み、 前記送信デジタル信号は、送信データを含む 情報処理端末。

25

25. 請求の範囲第24項に記載の情報処理端末において、

前記ペースバンド処理部は、前記受信アナログベースバンド信号を前

記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、前記情報処理端末からの前記送信デジタル 信号としての送信デジタルベースバンド信号を前記送信アナログベース バンド信号に変換し、

5 前記情報処理端末は、前記ベースバンド処理部からの前記受信デジタルベースバンド信号を受信データに変換し、前記送信データを前記送信 デジタルベースバンド信号に変換する

情報処理端末。

10 26. 請求の範囲第24項に記載の情報処理端末において、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての受信データに変換して前記情報処理端末に出力し、前記情報処理端末からの前記送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する

15 情報処理端末。

27.情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する前記送受信装置であって、

送受信処理部と、

20 復調部と、

変調部と、

ベースバンド処理部とを備え、

前記送受信装置が前記情報処理端末に装着されているときに、

前記送受信処理部は、前記ネットワークからの受信変調波信号を前記 25 復調部に出力し、前記変調部からの送信変調波信号を前記ネットワーク に送出し、

前記復調部は、前記送受信処理部からの前記受信変調波信号を受信ア

ナログベースバンド信号に変換し、

前記ベースバンド処理部は、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、前記情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換し、

5 前記変調部は、前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、

前記情報処理端末は、前記ベースバンド処理部からの前記受信デジタルベースバンド信号を受信データに変換し、送信データを前記送信デジタルベースバンド信号に変換する

10 送受信装置。

28.情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する前記情報処理端末であって、

前記送受信装置は、

15 送受信処理部と、

復調部と、

変調部と、

ベースバンド処理部とを備え、

前記送受信装置が前記情報処理端末に装着されているときに、

20 前記送受信処理部は、前記ネットワークからの受信変調波信号を前記 復調部に出力し、前記変調部からの送信変調波信号を前記ネットワーク に送出し、


前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、


25 前記ベースバンド処理部は、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、前記情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換し、


前記変調部は、前記送信アナログベースバンド信号を前記送信変調波信号に変換し、


前記情報処理端末は、前記ペースバンド処理部からの前記受信デジタルベースバンド信号を受信データに変換し、送信データを前記送信デジ 5 タルベースバンド信号に変換する


情報処理端末システムに使用する情報処理端末。




































































24/27







INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004618

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl7 H04B1/38, H04L27/00, H04L7/00						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SE	ARCHED	·	 			
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H04B1/38-1/55, H04L27/00, H04L7/00						
		·	•			
Documentation s	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched					
Jitsuyo Kokai Ji	1994-2004 1996-2004					
Electronic data b	ase consulted during the international search (name of	data base and, where practicable, search to	rms used)			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
Y	JP 8-149035 A (Sony Corp.), 07 June, 1996 (07.06.96),		1-4,7-11, 14-28			
A	Par. Nos. [0010] to [0014]; B	igs. 3, 9	5,6,12,13			
	(Family: none)	•				
Y	WO 1998/020407 A1 (Hitachi,	Ltd.),	1-2,7-9,			
1	14 May, 1998 (14.05.98), Pages 6 to 7, 16 to 18; Figs.	1 8 0	14-28			
	(Family: none)	. 1, 0, 9				
Y	JP 6-284159 A (Toshiba Corp.).	1,9-11,17,			
_	07 October, 1994 (07.10.94),	• •	19,21,23,24,			
	All pages; all drawings & US 5535252 A		26			
× Further do	cuments are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents: "T" later document published after the international filing date or produced document defining the general state of the art which is not considered date and not in conflict with the application but cited to underst			ation but cited to understand			
to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be				
		considered novel or cannot be consi step when the document is taken alone				
special reaso	on (as specified)	"Y" document of particular relevance; the considered to involve an inventive	step when the document is			
"P" document pr	ferring to an oral disclosure, use, exhibition or other means blished prior to the international filing date but later than	combined with one or more other such being obvious to a person skilled in the	eart			
the priority of	date claimed	"&" document member of the same patent	family .			
	l completion of the international search	Date of mailing of the international sear	ch report			
. ne narz	7, 2004 (06.07.04)	27 July, 2004 (27.0	J/.U4)			
Name and mailing address of the ISA/		Authorized officer				
Japanes	se Patent Office	·				
Facsimile No. Telephone No. Form PCT/ISA/210 (second sheet) (January 2004)						
1.01111 LC 1/12W/51	o (Scooliu Sileel) (January 2004)	-				

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004618

). DOCUMENTS CONSIDERED TO BE RELEVANT	T
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 2001-103099 A (Fujitsu General Ltd.), 13 April, 2001 (13.04.01), All pages; Fig. 1 (Family: none)	1,9-11,17, 19,21,23,24, 26
Y	JP 6-14069 A (Hitachi, Ltd.), 21 January, 1994 (21.01.94), All pages; all drawings (Family: none)	1-4,16-18, 20-22,24-25, 27,28
Y .	JP 11-346186 A (Toyo Communication Equipment Co., Ltd.), 14 December, 1999 (14.12.99), All pages; all drawings (Family: none)	2,16,18,20, 22,25,27,28
•		
	·	

発明の風する分野の分類(国際特許分類(IPC)) Α. Int. Cl' H04B1/38 H04L27/00 H04L7/00 調査を行った分野 В. 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H04B1/38-1/55 H04L27/00 H04L7/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 JP 8-149035 A (ソニー株式会社) 1-4, 7-11, 14-Y 1996.06.07 段落【0010】-【0014】、図3, 28 図9 (ファミリーなし) 5, 6, 12, 13 Α WO 1998/020407 A1 (株式会社日立製作所) 1-2, 7-9, 14-2 Y 1998.05.14 公報第6-7頁、第16-18頁、図1, 図8, 図9 (ファミリーなし) □ パテントファミリーに関する別紙を参照。 区欄の続きにも文献が列挙されている。 の日の後に公表された文献 * 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す 「丁」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 もの 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」ロ頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 国際調査を完了した日 27. 7. 2004 06.07.2004 特許庁審査官(権限のある職員) 5 I 9180 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 畑中 博幸 郵便番号100-8915 電話番号 03-3581-1101 内線 3535 東京都千代田区 設が関三丁目 4番 3号

<u></u>	四次附互	
	関連すると認められる文献	関連する
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
·Y	JP 6-284159 A (株式会社東芝) 1994. 10.07 全頁、全図 & US 5535252 A	1, 9-11, 17, 1 9, 21, 23, 24, 26
Y	JP 2001-103099 A (株式会社富士通ゼネラル) 2001.04.13 全頁、図1 (ファミリーなし)	1, 9-11, 17, 1 9, 21, 23, 24, 26
Y	JP 6-14069 A (株式会社日立製作所) 1994.01.21 全頁、全図 (ファミリーなし)	1-4, 16-18, 20 -22, 24-25, 27, 28
Y	JP 11-346186 A (東洋通信機株式会社) 1999. 12. 14 全頁、全図 (ファミリーなし)	2, 16, 18, 20, 22, 25, 27, 28
		·
	,	
	·	